数字电子技术基础试题.docx
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，下列哪个器件不是基本逻辑门？A. 与门B. 或门C. 非门D. 三极管答案：D2. 二进制数1011转换为十进制数是多少？A. 8B. 9C. 11D. 13答案：C3. 触发器的输出状态由什么决定？A. 输入信号B. 时钟信号C. 触发器的当前状态D. 以上都是答案：D4. 下列哪个不是数字电路的优点？A. 高抗干扰性B. 易于集成C. 功耗大D. 逻辑功能明确答案：C5. 在数字电路中，一个D触发器有几个输入端？A. 1B. 2C. 3D. 4答案：B6. 异步计数器和同步计数器的主要区别是什么？A. 异步计数器的输出端数量不同B. 异步计数器的触发器时钟信号不同C. 异步计数器的触发器时钟信号相同D. 异步计数器的触发器时钟信号不同答案：D7. 下列哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 门电路答案：D8. 在数字电路中，一个四位二进制计数器可以产生多少个不同的状态？A. 8B. 16C. 32D. 64答案：B9. 逻辑门电路中的输入信号和输出信号之间的关系是什么？A. 线性关系B. 非线性关系C. 指数关系D. 逻辑关系答案：D10. 一个简单的RS触发器由几个基本逻辑门构成？A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常表示为电压______，逻辑“1”通常表示为电压______。
答案：低电平，高电平2. 一个完整的触发器由两个______门和一个______门构成。
答案：与非，或非3. 在数字电路中，一个______触发器可以存储1位二进制信息。
答案：D4. 一个8位二进制寄存器可以存储的最大十进制数是______。
答案：2555. 在数字电路中，一个计数器的进位输出通常是由______触发器的输出端提供的。
答案：最高位6. 一个简单的二进制计数器，其计数过程是从0开始，计数到______后回到0。
(完整版)数字电路基础考试题(附参考答案)
数字电子技术-考试复习题一、单项选择题1．(195)H 表示（ D ）。
(a) 二进制数 (b) 十进制数 (c)八进制数 (d) 十六进制数2．在TTL 门电路中，能实现“线与”的门电路是（ B ） (a) 与非门 (b) 集电极开路门 (c) 或非门 (d) 或非门3．用不同数制的数字来表示2007，位数最少的是 。
(a) 十六进制数 (b) 十进制数 (c) 八进制数 (d) 二进制数 4．十进制数36转换为十六进制数，结果为 。
（a ）26 （b ）24 （c ）22 （d ）20 5．8421BCD 码10000111表示的十进制数是 。
（a ） 131 （b ） 103 （c ） 87 （d ） 13 6．A/D 转换输出的二进制代码位数越多，其转换精度（ ） (a) 越高 (b) 越低 (c) 不变 (d) 无法确定 7．下列逻辑表示式正确的是（ ） (a) 1=++B A B A (b)B A B A A +=+(c)B A B A B A AB +=+ (d) B A AB +=8. 下列电路中，属于时序逻辑电路的是( ). (a) 数据选择器 (b) 编码器 (c) 计数器 (d) 译码器 9. 由8位寄存器组成的扭环移位寄存器可以构成 进制计数器。
(a) 4 (b) 8 (c) 16 (d) 无法确定10. 555集成定时器构成的单稳态触发器，其暂态时间t W ≈________。
(a) 0.7RC (b) RC (c) 1.1RC (d) 1.4RC11．十进制数24转换为二进制数，结果为 。
（a ）10100 （b ）10010 （c ）01100 （d ）1100012． (a) 13． (c) 14． (c) 15． (d) 12．=O )275(( )D ， 。
（a ）275 (b) 629 (c) 2750 (d) 220013．三态门的第三态是 。
（a ）低电平 （b ）高电平（c ） 高阻 （d ） 任意电平 14．具有8个触发器的二进制异步计数器最多可能有 种状态。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。
A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。
A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。
A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。
A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。
A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。
A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。
答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。
答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。
完整word版数字电子技术基础练习题及参考答案word文档良心出品
第一章数字电路基础第一部分基础知识一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C. 余三码D. 格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）B.（127）C.（FF）D.（255）1016 10 106．与十进制数（53.5）等值的数或代码为。
10 A.(0101 0011.0101) B.(35.8) C.(110101.1) D.(65.4)8 8421BCD1627．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期：数为)等值的7.与八进制数(438．8 B.(27.6) C.(27.011)3 ) D. (100111.11).A. (1001112162169. 常用的BCD码有。
码三 D.余421码格 B.雷码 C.8偶A.奇校验码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）比十进制数（18）小。
（）108）（。
1为应值上位验校的码验校奇1248在，时5数制进十送传当．6．7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t / T，则周期T越大占空比q越小。
（）w9．十进制数（9）比十六进制数（9）小。
(完整版)数字电子技术基础模拟试题及答案完整
四．分析题（24 分）
五．应用题（43 分）
1．请用 74LS138 设计一个三变量的多数表决电路。具体要求如下： （1）输入变量 A、B、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平 74LS138 的逻辑功能及引脚图如下：
三．计算题（8 分） 1、在如图所示电路中，Ucc=5V，UBB=9V，R1=5.1kΩ， R2=15kΩ，Rc=1kΩ，β=40，请计算 UI
分别为 5V，0.3V 时输出 UO 的大小？。
学号
年级、 班
专业
系名
a．“101” b．“100” c．“011” d．“000”
姓名
2．已知一个 8 位权电阻 DAC 系统的参考电源 UREF= -16V，转换比例系数 2RF 为 1。当输 R
姓名
学号
三（本大题 2 小题每小题 4 分共 8 分） 1 结果正确 1 分，步骤正确 3 分，参考结果如下：
UI=5V，UO≈0.3V UI=0.3V，UO≈5V
2 结果正确 1 分，步骤正确 3 分，参考结果如下：UO=3V 四（本大题 2 小题每小题 12 分共 24 分）
1．（1）Y Y2Y3Y4 AABC • B ABC • C ABC（4 分）
1”，LD =0 并保持，请画出在两个 CP↑作用下的状态转换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门电
路）
学号
年级、 班
（1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图
该电路具有什么逻辑功能并说明能否自启动
数字电子技术基础习题答案(精编文档).doc
【最新整理，下载后即可编辑】数字电子技术基础答案第1章自测题 1.1填空题1. 100011.11 00110101.01110101 11110.01 1E.42. 43. n 24. 逻辑代数 卡诺图5.)(D C B A F )(D C B A F +='6.))((C B D C B A F7. 代数法 卡诺图8. 1 1.2判断题1. √2.√3. × 1.3选择题 1.B 2.C 3.C1.4 A F =1⊙B AB F 2 B A F +=3 1.51.6 C L =1.7 AB C B A BC Y 习题1.1 当000012 A A A ,7A 到3A 有1个不为0时，就可以被十进制8整除 1.2 (a)AC BC AB F ++=1 （b ）B A AB F +=2(c)C B A S ⊕⊕= AC BC AB C 0 1.3略 1.4 (1)）（B A D C F )(1))((1B A D C F ++=' (2)）（B A B A F )(2))((2B A B A F ++='(3) E D C B A F 3 DE C AB F ='3 (4))()(4D A B A C E A F ）（))()((4D A C AB E A F +++='1.5 C B A F ⊕⊕=1.6 (1) B A C B C A L (2) D B C B D C A L (3) AD L (4) E ABCD L (5) 0 L 1.7 C B A BC A C AB ABC C B A L ),,(1.8(1) ABD D A C F 1 (2) BC AB AC F 2(3) C A B A B A F 3 (有多个答案) (4) C B D C AB C A CD F +++=4 (5) C B A ABD C B A D B A F 5 (6) 16 F 1.9 (1) AD D C B B A F 1 (2) B A AC F 2(3) D A D B C B F 3 (4) B C F 4 1.10 (1) C A B F 1 (2) B C F 2(3) D A B C F 3 (4) C B A D B D C F 4 1.11 C A B A D F1.12 (1) D B A D C A D C B F 1（多种答案） (2)C B BCD D C D B F 2(3) C B C A D C F 3 (4) A B F 4 (5) BD D B F 5(6) C B D A D C A F 6（多种答案） (7) C A D B F 7（多种答案）(8) BC D B F 8（多种答案） (9) B D C F 9 1.13 略第2章自测题 2.1 判断题1. √2. √3. ×4. √5. √6. √7. ×8. √9. × 10√ 2.2 选择题1．A B 2．C D 3．A 4．B 5．B 6．A B D 7．C 8．A C D 9．A C D 10.B 习题2.1解：ABC Y =1 2.2解：(a)mA234.0503.012=-=-=C CES CC BS R U V I βBS mA 1.0537.06I I B <=-=∴三极管处于放大状态，)V (711.05012=⨯⨯-=-=CB CC O R I V u β。
数字电子技术试卷及答案打印版.doc
)oAE F!O 0 1 10 1 1 00 1 1 00 11011 101 1 1 1 1 11 1 111 1 1 1 1 10 1 1 io|_ 1 1(10 分)A. P=AB+CF=A B+CC・F= AB +C(A) ABCD (B)AB(C+D) (C) A +B+C+ D (D)A+B+C+D3、 Y=*= + C+Z) + C 的反函数为 ((A) m^B 顼万. C (B) P=4l^g)CD-C (C) Y = (A + B^CDC (D) Y = (A + B)CDC4、 卡诺图③、④表示的逻辑函数最简式分别为 ( )和( (1) L(A,B,C) = B + ABC + AC +AB(2)UA, B, C, D) = Z 贞(0,1,4,6,9,13) + 二 d(2,3,5,7,l 1,15)三、分析设计题。
(共70分) 1、分析图1 所示时序 逻辑电路 的逻辑功 能，并写出 输出和输 入的逻辑 表达式。
A. F=B +DB. F=B+DC. F=BD+西D. F=BD+ ~BD 5、逻辑电路如图⑤，函数式为(D. F=A+B C6、 2048X 8位RAM 芯片，其数据线的个数是:()O(A)ll (B)8 (C)14(D)2U7、 下列逻辑函数表达式中与F=AB+JB 功能相 同的是( )oA. A ㊉8B.万㊉8C. A®BD.8、下列逻辑电路中是时序逻辑电路的 是()。
A.变量译码器 B.加法器3、试用74HC138 (其逻辑框图如下图2所示) 和适当的逻辑门实现函数 L(A, B,C) = 了万亍 +ABC + ABC + ABC (15 分)一、选择题。
(每空2分，共20分) 1、 十进制数25用8421 BCD 码表示为( A.10 101 B.0010 0101 C.100101 D.101012、 下列各式中的四变量A 、B 、C 、D 的最小项 是：(C.数码寄存器D.数据选择器)o)o9. ROM 属于(A.组合逻辑电路 二、化简下列逻辑表达式。
(完整word版)【数字电子技术基础】试题和答案
《数字电子技术基础》一、填空题（每空1分，共5分）1．十进制9用余3码表示为 1100 。
2． 逻辑函数Y=A （B+C ），其反函数Y =C B A +。
对偶函数Y ’= A + BC 。
3． OC 门在实际使用时必须在输出端外接 负载电阻和电源 。
4. 设计模值为30的计数器至少需要 5 级触发器。
二、选择题（每题2分，共10分）1． 逻辑函数的描述有多种，下面 B 描述是唯一的。
A.逻辑函数表达式B.卡诺图C.逻辑图D. 文字说明 2． 一只四输入与非门，使其输出为0的输入变量取值组合有 D 种。
A.15B.8C.7D.1 3. 可用来暂时存放数据的器件是 B 。
A.译码器B.寄存器C.全加器D.编码器 4． D 可用来自动产生矩形脉冲信号。
A.施密特触发器B.单稳态触发器C.T 触发器D. 多谐振荡器 5． 单稳态触发器的主要用途是 C 。
A.整形、延时、鉴幅B. 整形、鉴幅、定时C.延时、定时、整形D.延时、定时、存储三、化简题（每题5分、共10分）用卡诺图化简下列逻辑函数，要求用与或式。
⒈ D C A D C A C B A D C ABD ABC Y +++++= 解：D A D C A D C A C B A D C ABD ABC Y +=+++++=得分 评卷人 复查人得分 评卷人 复查人得分 评卷人 复查人⒉ ∑∑+=)15,14,13,12,11,10()9,8,7,6,5(d m Y解：BD BC A d m Y ++=+=∑∑)15,14,13,12,11,10()9,8,7,6,5(四、分析题（共30分）1．（本题10分）分析电路，要求给出最简的与或逻辑表达式。
解：⒈逐级写表达式并化简：（6分）C B A B A C B B A B A BC B A BC B A Y +=+⋅+=⋅⊕=+⊕=)()()(⒉列真值表：（2分）A B C Y 0 0 00 0 1 0 1 00 0 1得分 评卷人 复查人0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0⒊逻辑功能：（2分）当C 为0时，输出Y 为两输入A 、B 异或，当C 为1时，输出Y 为A ·B 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题：（每空 3 分，共 15 分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。
2．将 2004 个“ 1”异或起来得到的结果是（0）。
3．由 555 定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。
4．TTL 器件输入脚悬空相当于输入（高）电平。
5．基本逻辑运算有 : （与）、（或）和（非）运算。
6．采用四位比较器对两个四位数比较时，先比较（最高）位。
7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（CMOS）电路。
10．施密特触发器有（两个）个稳定状态 . ，多谐振荡器有（0 ）个稳定状态。
11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。
13．不仅考虑两个 _本位 ___相加，而且还考虑来自__低位进位 __相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和__该时刻输入变量的取值_有关，而且还与 __该时刻电路所处的状态___有关。
15．计数器按CP脉冲的输入方式可分为_同步计数器 ___和 _异步计数器 __。
16．触发器根据逻辑功能的不同，可分为 __RS触发器 ___ 、__T 触发器 ___ 、_JK 触发器 __、_T’触发器 _、_D 触发器 _等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用_反馈归零 _、 __预置数法 __、_进位输出置最小数法 _等方法可以实现任意进制的技术器。
18．4. 一个 JK 触发器有 2 个稳态，它可存储1位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
20．把 JK 触发器改成 T 触发器的方法是 J=K=T。
21．N 个触发器组成的计数器最多可以组成 2 的 n 次方进制的计数器。
22．基本 RS 触发器的约束条件是RS=0。
J K ，则可完23．对于 JK 触发器，若J K ，则可完成T触发器的逻辑功能；若成D触发器的逻辑功能。
四．画图题：（5 分） 1．试画出下列触发器的输出波形(设触发器的初态为 0)。
(12 分) 1.2.3.2．已知输入信号 X ，Y，Z 的波形如图3所示，试画出 F XYZ X YZ XYZ XY Z的波形。
图3 波形图五．分析题（ 30 分） 1、分析如图所示组合逻辑电路的功能。
2．试分析如图 3 所示的组合逻辑电路。
(15 分)1）. 写出输出逻辑表达式；2） . 化为最简与或式；3). 列出真值表； 4). 说明逻辑功能。
3.七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
（２０）图 4 4．74161组成的电路如题37图所示，分析电路，并回答以下问题（ 1）画出电路的状态转换图（Q3 Q2Q1Q0）；（2）说出电路的功能。
（74161的功能见表）六．设计题：（ 30分） 1．要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或 3票同意，表决就通过（要求有真值表等）。
?2. 试用 JK 触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。
(14 分)七．（ 10 分）试说明如图 5 所示的用 555定时器构成的电路功能，求出UT+ 、UT-和U T ，并画出其输出波形。
（10 分）图 5三．化简题：1、利用摩根定律证明公式反演律（摩根定律）：ABABABAB2、画出卡诺图：化得 Y AC AD 四．画：2五．分析 20 分）1．1、写出表达式Y1AB Y2 BC Y3CA YABBCCA2、画出真表3、当入 A、B、 C 中有 2 个或 3 个 1 ，出 Y 1，否出 Y 0。
所以个路上是一种 3 人表决用的合路：只要有 2 票或 3 票同意，表决就通。
2．（ 1）表达式（2）最与或式：（3）真表A B C Y 1Y 20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111（4）功能：全加器。
3. １）据写出路的方程：T0 1T1 Q0T2 Q0 Q1 T3 Q0 Q1 Q2２）求出状方程：３）写出出方程：C＝ Q0Q1Q2 Q3４）列出状表或状或序：5)从以上看出，每16 个信号以后路的状循化一次；同，每16 个脉冲作用后出端 C 出一个脉冲，所以，是一个十六制数器， C 端的出就是位。
CP Q3Q2Q1Q0等效十制数C000000010001102001020⋯⋯15111115016000000解：（ 1）状表：Q n3Q n2Q n1Q n0Q n+1 3Q n+1 2Q n+1 1Q n+1 0000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000状：QQQQ321000000001001000110100 1011101010011000011101100101A&（2）功能： 11 制数器。
从0000 开始数，当 Q3 Q2 Q1 Q0B&Y 1011，&通与非异步清零，完成一个数周期。
六．：C&1、画出真表2 写出表达式3画出2.解：根据意，得状如下：所以：能自启动。
因为：七．,,，波形如图所示复习题填空题4．已知 Intel2114是1K* 4位的 RAM集成电路芯片，它有地址线条，数据线条。
5．逻辑函数Y AB C 的两种标准形式分别为、。
6．由 555 定时器构成的三种电路中，和是脉冲的整形电路。
7. RAM 的扩展可分为、扩展两种；9.有一数码 10010011，作为自然二进制数时，它相当于十进制数，作为 8421BCD码时，它相当于十进制数。
，该函数的反函数 F =10.已知某函数F B A C D AB CD11.一个 10 位地址码、 8 位输出的 ROM，其存储容量为。
12 . 能够实现“线与”的TTL 门电路叫，能够实现“线与”的CMOS门电路叫。
14、半导体存储器的结构主要包含三个部分，分别是、、。
15、组合逻辑电路产生竞争冒险的内因是逻辑器件的传输延时。
16、n 个变量的逻辑函数其全体最小项的个数为。
最小项的性质有三条，其中任意两个最小项之积为，全体最小项之和。
17．维持阻塞 D 触发器在CP 脉冲的输入有效；同步RS 触发器在CP 脉冲的输入有效；主从JK 触发器如果在CP 为高电平期间J、 K 不变，那么这种触发器在CP 脉冲的输入有效；主从JK 触发器如果在CP 为高电平期间J、 K 变化，这种触发器存在问题。
18．计数器按电路中各触发器翻转的次序分为和计数器；按计数过程中计数器数字的增减分为和计数器。
20、三位二进制减法计数器的初始状态为101，四个 CP脉冲后它的状态为二、选择题 1．电路如图所示，其中 74LS161 为异步清零同步预置四位二进制加法计数器，则电路实现的是：（）(1)十一进制加法计数器。
(2)十进制加法计数器。
(3)十六进制加法计数器。
(4)十二进制加法计数器。
2、逻辑函数为Y(A,B,C) = AB ＋A C。
使 Y 为 1 的变量取值组合ABC 为（）(1)ABC =111 ， ABC =100 ，ABC =110 ，ABC =011(2)ABC =111 ， ABC =110 ， ABC =001 ， ABC =101(3)ABC =000 ， ABC =010 ，ABC =100 ， ABC =101(4)ABC =111 ， ABC =110 ， ABC =011 ， ABC =0013．2—4 译码器电路如下图，则输出表达式为：()（1）Y3= B A，Y2=B A，Y1=B A，Y0=BA（2）Y3=BA ，Y 2= B A， Y1=B A，Y0= B A（3）Y3=BA ，Y 2=B A，Y1= B A， Y0= B A（4）Y3=B A，Y2= B A ，Y1= B A，Y0=BA4．数据选择器的逻辑电路如图，在选通端S为高电平的情况下，当选择A1A0=10时，输出端Z 为：()（ 1） Z=D0 ，（ 2） Z=D1（3）Z=D2，（4）Z=D35．施密特触发器的符号如下图（a）所示，它的电压传输特性为：（）6．已知 TTL 与非门的参数如下：V cc5V ,V T 1.4V ,V IL max0.3V , V IH min 2.0V , V OL max0.4V ,V OH min 2.4V ,求其高电平噪声容限（）（A ）0.5V ,（B）0.4V,（C）1.2V ,（D）2.0V三、按要求做题2、试画出图 3 在 CP 脉冲作用下Q1,Q2,Y 对应的电压波形。
(设触发器的初态为0,画 6 个完整的 CP 脉冲的波形 )3、图 1、2 中电路由TTL 门电路构成，图 3 由 CMOS门电路构成，试分别写出F1、F2、 F3的表达式。
5、分析所示电路，写出Z1、 Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。
7、指出图中各TTL 门电路的输出是什么状态（高电平、低电平、高阻）9、用公式法将下列函数化为最简与或表达式。
①Y=AC+ABC+ACD+CD⑵ Y=A(C⊕D)+BCD+ACD+ABCD10、用卡诺图化简法将函数化为最简与或表达式。
（1）Y=BC D+AB+AC D+ABC（ 2）Y （ A ， B，C， D） =∑ (m3,m5,m6,m7 ,m10)给定约束条件为m0+m 1+m2+m4+m 8=011、分析所示组合逻辑电路的功能（表达式、真值表及功能说明）13 由同步十进制加法计数器74LS160 构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示：1）．画出 74LS160 的状态转换图；2）．画出整个数字系统的时序图；3）．如果用同步四位二进制加法计数器74LS161 代替74LS160, 试画出其电路图（要求采用置数法）；4）．试用一片译码器74LS138 辅助与非门实现该组合逻辑电路功能。
14、电路如图所示，其中RA=RB=10k Ω ,C=0.1 μf ，试问：1）．在 Uk 为高电平期间，由555 定时器构成的是什么电路，其输出U0 的频率 f0=?2）．分析由 JK 触发器 FF1、FF2、 FF3 构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3）． ? 设 Q3、 Q2、 Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0 ，脉冲过后Q3、Q2、Q1将保持在哪个状态15、集成 4 位二进制加法计数器74161 的连接图如图所示，LD 是预置控制端；D0、 D1、 D2、 D3是预置数据输入端；Q3 、Q2、Q1、Q0 是触发器的输出端，Q0 是最低位， Q3 是最高位； LD 为低电平时电路开始置数，LD 为高电平时电路计数。