微型计算机技术复习提纲及重点

1.计算机系统由计算机硬件系统和计算机软件系统组成。

计算机软件系统：系统软件（标准程序库+语言处理程序+操作系统+数据库管理系统+系统服务程序等）+应用软件

计算机硬件系统=主机（CPU+主存）+外设（I/O设备）

CPU从五大部件而言由运算器和控制器组成，其核心部件是算术逻辑运算单元ALU和控制单元CU,其构成还有寄存器组和累加器。

当前微机CPU的制造工艺有180nm-->130nm-->90nm-->65nm-->45nm-->32nm-->22nm(最新).

当前微型机的CPU的字长从：8位-->16位-->32位-->64位（主流）.

计算机芯片行业的摩尔定律：集成电路芯片上所集成的电路的数目，每隔18个月就翻一番；（引申：微处理器的性能每隔18个月提高一倍，而价格下降一半。用一个美元所能买到的电脑性能，每隔18个月翻两番。）

微型机的主要特点是:体积小重量轻、价格低廉、可靠性高结构灵活、应用面广.

微型机的性能指标:CPU位数,CPU主频,内存容量和速度,硬盘容量等.

衡量CPU性能指标:CPU位数,CPU主频,CPU物理核心数,制造工艺,缓存速度级数容量

2.用户用高级语言编写的源程序需要经过翻译程序将其翻译为机器语言程序。

翻译程序有两种：编译程序+解释程序。

机器语言程序由该机器的指令系统中的指令序列组成。可以直接被机器硬件所识别和执行。

3.现在的计算机主要是以运算器为中心的诺依曼机，其原理为冯.诺依曼原理.

计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

指令和数据以同等地位存放在存储器中，可按地址访问；

指令和数据均采用二进制；

指令由操作码和地址码组成，操作码表示操作的性质，地址码表示操作数在存储器中的位置；

指令在存储器按顺序存放。

机器以运算器为中心，输入设备输出设备与存储器间的数据传送通过运算器完成。

4.计算机系统的五大部件之间的互联方式有两种,一种是各部件之间使用单独连线的分散连接方式;一种是将各部件连到一组公共信息传输线上,即总线连接.

总线:一组能为多个部件共享的公共信息传送线路,可以分时地接收与发送各部件的信息.

总线分类

按照数据传送方式:并行传输总线+串行传输总线

按照连接部件不同:片内总线+系统总线+通信总线

系统总线:CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。

根据传输信息的不同，系统总线可分为：数据总线+地址总线+控制总线。

总线性能指标：

总线宽度（数据总线的根数，如8根、16根、32根、64根，或用位表示，如8位、16位、32位、64位）

总线带宽（总线数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数B/s来衡量，或者更大的单位MB/s,GB/s）总线带宽计算公式：总线宽度×一个时钟周期内交换的数据位数×总线频率

这里的总线频率以等效频率来计算。

总线结构通常可分为单总线结构和多总线结构，多总线结构的划分主要是以I/O设备的速度来多次划分，将低速的I/O设备分割隔离。每种总线都有自己的总线规范，规定了总线的机械结构尺寸和功能定义等多方面。

总线设计是计算机系统中一个复杂而且变换迅速的方面，不同的厂商提出了不同的总线体系结构，作为产品差异化的一种方法。

总线周期：完成一次总线操作的时间。通常可以分为以下4个阶段：申请分配阶段，寻址阶段，传数阶段，结束阶段。

总线传输周期：连接在总线上的两个部件完成一次完整且可靠的信息传输时间，包含4个时钟周期T1、T2、T3、T4。

同步通信由统一时钟标准控制数据传送。优点是规定明确、统一，模块间的配合简单一致。

异步通信允许各模块速度不一致，没有公共的时钟标准，采用应答方式来完成数据传送双方的通信。

5.存储器的三个基本要求：容量，速度，成本（每位价格）

内存的选取需要考虑以下因素：易失性，只读性，存储容量，速度，功耗等。

存储器按照存取方式可以分为：随机（访问）存储器，只读存储器，顺序存取存储器，直接存取存储器。

随机访问：可按地址随机地访问任一存储单元；CPU可按字节或字存取数据，进行处理；访问各个存储单元所需的时间相同，与地址无关。

计算机系统中的主存（内存）主要采用随机存储器（RAM，Random Access Memory)，RAM存储器断电后其中存储的信息会丢失。根据存储原理不同，可分为静态RAM和动态RAM。

计算机系统中的固定不变的程序，如汉字字库等，通常用只读存储器（ROM，Read Only Memory）来存放。断电后其中的信息不丢失。ROM也可随机访问。

ROM根据其中信息的设置方法可以分为以下几类：掩膜式ROM，可编程ROM（PROM），可擦除可编程ROM（EPROM），可电擦除可编程ROM（EEPROM，E2PROM）

计算机系统中兼顾容量、速度和成本，通常采用三级存储系统。即高速缓存（Cache)--主存（主要存储器，内存）---辅存（辅助存储器）。

高速缓存（Cache)--主存层次主要解决CPU和主存速度不匹配的问题。主存--辅存层次主要解决存储系统的容量问题。

高速缓存的引入主要是基于局部性原理,分支预测技术也依赖于局部性原理。（有的书也称为区域性原理）

局部性原理： CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。包括两种不同类型的局部性。

时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。

空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。指令的顺序执行、数组的连续存放等是产生空间局部性的原因。

静态RAM（SRAM）依靠双稳态触发器来存储信息，无须刷新。

动态RAM的（DRAM）刷新：由于动态RAM主要是利用MOS电容上面存储电荷来表示信息，但是电路的存在会导致电荷的泄露，对于存储器

的访问通常是随机的，这就可能使得某些存储单元长时间不被访问，可能会存在信息的丢失。因此通常在规定时间内需要把所有存储单元中数据重新写一遍，使之保持原由数据不变。这个过程就是刷新。

刷新方式有：集中刷新+分散刷新+异步刷新。

存储器容量：能存放二进制位的总数，常用字节总数来表示。存储器芯片的容量可以由地址线和数据线的位数共同反映。若某存储芯片地址线为m根，数据线为n根，则其表示容量为：2的m次幂×n位.

存储容量的扩展：位扩展（增加存储字长）、字扩展（增加存储器字的数量）、字位扩展（增加存储字的数量和字长）

设用x×y的存储芯片扩展为m×n位的存储器，则需要的片数为：m/x×n/y 片

存储器的设计、与CPU连接过程中片选信号的产生方法：线选法，存在地址不连续和地址重叠。全译码法，部分译码法会产生地址重叠，混合译码法也会产生地址不连续和重叠问题。

现在计算机的近年主要规格是DDR、DDR2、DDR3和Rambus内存，都是属于SDRAM内存。

RAMBUS内存当时是一种高性能、芯片对芯片接口技术的存储产品，可提供600、800和1066MHz三种速度，主要有64M，128M，256M，512M四种规格。当时相对于SDRAM而言速度很快，使得的处理器可以发挥出最佳的功能，已于2003年左右彻底退出市场。

DDR 266/333/400/533 256MB/512MB/1GB

DDR2 333/400/533/667/800/1066/1200 256MB/512MB/1GB/2GB/4GB DDR3 1333/1600/1800/1866/2000/2133[/2200/2400]

512MB/1GB/2GB/4GB/8GB

衡量内存的技术性能指标有存储器延迟时间、存储器读周期、存储器写周期、存储器访问时间、数据宽度、数据传输速率（带宽）、核心工作频率、有效工作频率等。

内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率(Double Data Rate，DDR)SDRAM。它的倍增系数就是2。

DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），但是一次预读4bit数据，是DDR一次预读2bit的2倍，因此，它的倍增系数是2X2=4。

DDR3作为DDR2的升级版，最重要的改变是一次预读8bit，是DDR2的2倍，DDR的4倍，所以，它的倍增系数是2X2X2=8。

需要补充的一点是，内存有三种不同的频率指标，它们分别是核心频率、时钟频率和有效数据传输频率。核心频率即为内存Cell阵列(Memory Cell Array)的工作频率，它是内存的真实运行频率；时钟频率即I/O Buffer（输入/输出缓存）的传输频率；而有效数据传输频率则是指数据传送的频率。DDR3内存一次从存储单元预取8Bit的数据，在

I/OBuffer（输入/输出缓存）上升和下降中同时传输，因此有效的数据传输频率达到了存储单元核心频率的8倍。同时DDR3内存的时钟频率提高到了存储单元核心的4倍。也就是说DDR3-800内存的核心频率只有100MHz，其I/O频率为400MHz，有效数据传输频率则为800MHz。

从SDRAM-DDR时代，数据总线位宽时钟没有改变，都为64bit，但是采用双通道技术，可以获得64X2=128bit的位宽。下面计算一下一条标称DDR3 1066的内存条在默认频率下的带宽：1066是指有效数据传输频率，除以8才是核心频率。一条内存只用采用单通道模式，位宽为

64bit。所以内存带宽=(1066/8)×64×8=68224Mbit。

如果内存工作在标称频率的时候，可以直接用简化公式：带宽=标称频率×位宽。

再根据8bit（位）=1Byte（字节），得

68224/8=8528MByte=8.328125GB。再以两条标称1066超频到1200的DDR3内存，组成双通道后的带宽：超频到1200后，内存核心频率应为1200/8=150MHz，而双通道的位宽=128bit：带宽

=150×128×8=153600Mbit=18.75GB

所谓双通道技术（双通道内存技术）并非是内部存储器技术，而是一种内存控制和管理技术，它依赖于芯片组的内存控制器发生作用，在理论上能够使两条同等规格内存所提供的带宽增长一倍。

6.存储器的校验：奇偶校验+ 海明校验（了解）+循环冗余校验（CRC）（了解）

奇校验：通常，校验位在最高位。校验位和数据位中1的个数为奇数个。

偶校验：通常，校验位在最高位。校验位和数据位中1的个数为偶数个。

7.辅助存储器：容量大，速度慢，价格低，可脱机保存信息。目前广泛应用的有硬磁盘、软磁盘、磁带、光盘等。

磁盘各磁道上记录的信息容量相同，但密度不同。

现代硬盘通常采用温彻斯特技术:①采用密封的防尘结构,减少浮动高度

和有效记录磁盘宽度;②采用体积小、重量轻、负荷小的磁头和表面润滑磁盘;③采用薄的高性能磁盘媒体提高读写性能。

磁盘常见参数：容量、接口、平均寻道时间、数据传输率、尺寸、盘片数量、磁头数、转速、记录密度等。

光存储技术是一种通过光学的方法读写数据的一门存储技术。其基本物理原理是改变一个存储单元的某种性质，使其性质的变化反映被存储的数据。识别这种存储单元性质的变化，就可以读出存储的数据。

光盘存储器由光盘驱动器（光驱）和光盘盘片组成。光盘存储器有只读、一次写入、可读可写，对应驱动器也如此。另外光盘存储器有多种标准，如CD、VCD、DVD等。衡量光盘存储器的性能参数有存储容量、读写速度等。

8.接口：由两侧特性所定义的共享边界。接口可以在物理级、在软件级或作为纯逻辑运算来描述。

在计算机系统中，各种输入/输出设备通常不直接连接到CPU，而是通过专门的电路连接，即I/O接口。

接口的引入是为了避免系统设计过于复杂和开放性,多种多样的外部设备其工作原理等等也不相同,数据格式等也不同.

I/O接口是一个硬件电路(以IC芯片或接口板形式出现),其内有若干专用寄存器和相应的控制逻辑电路构成.它是CPU和I/O设备之间交换信息的媒介和桥梁.

I/O设备与CPU之间的信息交换的三种控制方式：程序查询、程序中断、DMA（直接存储器访问）

I/O设备的地址有两种编址方式：统一编址和不统一编址。统一编址是将I/O设备的地址看做是存储器地址的一部分，和存储访问的指令相同。不统一编址是指I/O地址空间独立，需要专门的访问指令来实现访问。

在8086中,I/O接口的编址是采用不统一编址.在汇编语言程序设计中我们知道:访问I/O接口时是使用专门的指令:IN 和 OUT.

在中断方式中，优先级高的中断源发出的中断请求可以打断优先级低的中断源的中断服务程序，从而形成中断的嵌套。

而在DMA方式中，不管优先级多高也不能打断优先级别低的DMA操作。

常见的I/O设备有：键盘、鼠标、显示器、打印机、麦克风、音箱、辅助存储器等。

9. 系统复位时CPU将CS初始化为0FFFFH,IP初始化为0000H,系统将从FFFF0H处开始执行.

8086的中断可分为硬件中断和软件中断.硬件中断包括非屏蔽中断(不可屏蔽中断)+可屏蔽中断.

非屏蔽中断请求从NMI端引入,不受中断标志位IF位的影响,不管CPU当前正在做什么都会立刻响应并转入中断服务程序进行处理.(优先级别非常高,通常用来处理系统的重大故障,其他情况应尽量避免)

可屏蔽中断请求从INTR端引入,中断标志允许IF=1时,CPU在执行完当前指令后会响应中断请求.

对于可屏蔽中断而言,优先级别高的中断请求可以打断优先级别的中断服务程序,转而响应优先级别高的中断请求的中断服务程序,从而形成中断嵌套,甚至多重嵌套.

在转入中断服务程序之前,会先保存现场(断点),通常需要将代码寄存器CS和指令指针IP值压入堆栈.另外还会保存一些寄存器的值.

堆栈是内存的一个具有特殊作用的存储区域,其访问规则是"先进后出,后进先出","First In Last Out","Last In First Out".

中断向量即为中断处理(服务)程序的入口地址,通常可以根据中断类型号查询中断向量表得到.

中断服务程序执行完毕后,程序会返回断点.此时现场的恢复主要依靠堆栈中的信息.返回的一系列动作具有由中断返回指令来执行.

在8086系统中,中断源的判断,多个中断源的优先级判定和仲裁,中断服务程序入口地址的自动获取等功能都可以由专用硬件---可编程中断控制器8259A来实现.

10.指令系统：该计算机系统中能执行的全部机器指令的集合。

指令：CPU完成规定操作的命令，一条指令通常由操作码和地址码组成。

指令流水线：指令流水线技术是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术。程序中的指令仍是一条条顺序执行，但可以预先取若干条指令，并在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。

80x86系列微CPU支持的指令集为80x86指令集.而Intel Pentium 系列CPU 从Pentium MMX起支持的指令集除了80x86指令集,还有用于多媒体处理方面的MMX指令集.

到达Pentium II时引入了SSE指令集,随着CPU不断发展后来又出现了SSE2,SSE3,SSE4等指令集.……

而AMD CPU早期支持80x86指令集,后来推出了3DNOW!指令集.后来也

支持SSE,SSE2,SSE3,SSE4.……

在CPU的发展过程中，CPU的功能越来越强大，功能的实现需要指令的支撑，这就导致了CPU指令集中指令越来越多越来越复杂.并且为了保证软件的兼容性,新的CPU的指令集必须包含之前的老的指令集,指令集本身也变得更复杂。这就形成了复杂指令系统计算机系统，亦即CISC。而纽约约克镇IBM研究中心的John Cocke证明，计算机中约20%的指令承担了80%的工作，并于1974年提出了RISC的概念。

RISC：RISC是一种计算机体系结构的设计思想，减少指令平均执行周期数是RISC思想的精华。RISC处理器所设计的指令系统应使流水线处理能高效率执行，并使优化编译器能生成优化代码。

1.RISC为使流水线高效率执行，应具有下述特征:(1)简单而统一格式的指令译码;(2)大部分指令可以单周期执行完成;(3)只有LOAD和STORE指令可以访问存储器;(4)简单的寻址方式;(5)采用延迟转移技术;(6)采用LOAD延迟技术。

2.RISC为使优化编译器便于生成优化代码，应具有下述特征：(1)三地址指令格式(2)较多的寄存器(3)对称的指令格式。

RISC的设计思想对微型计算机CPU的发展同样有巨大影响，在Pentium 系列CPU中，一定程度上也采用了高效率的RISC技术。

当然，RISC思想的广泛应用也得益于生产制造工艺技术的不断发展。

11. 相对于之前的CPU,Pentium处理器具有以下特点:采用超标量双流水线结构，内部采用相互独立的代码cache和数据cache.。内部数据总线32位，但CPU和内存进行数据交换的外部数据总线为64位。32位地址总线。存储页面大小可选，最高可达4MB。常用指令功能不用微程序而采用硬件实现。采用分支预测技术，使流水线效能提高。浮点运算采用8个流水步级，常用指令硬件实现。

其先进技术包括:先进的体系结构,CISC和RISC相结合的技术,超标量流水线技术,先进的分支预测技术.

Pentium指令流水线由:总线接口部件、指令预取部件、指令译码部件和执行部件构成。

Pentium的超标量流水线技术体现在以并行方式在U、V两条流水线上同时执行符合配对规则的指令。

配对规则要求：两条指令均为RISC指令，互相没有寄存器关联性。

分支预测技术基于局部性原理，当预测不准确或预测目标地址不对时，CPU会清除流水线中的内容，重新建立流水线中的指令序列。Pentium有四种工作方式：实地址方式、保护方式、虚拟8086方式，系统管理方式。其中最常用的是保护方式。保护方式中的保护主要体现在

对存储器的保护，能提供多任务环境中的复杂功能以及使各任务的有关数据相互独立，并各自进行不同的级别保护。

在保护方式下具有如下特点：存储器用逻辑地址空间、线性地址空间和物理地址空间三种方式来描述；借助于映像机制使逻辑空间大大超过物理空间。

Pentium浮点处理部件FPU主要用于浮点运算，由以下组成：接口，浮点寄存器组，浮点控制部件，浮点指数功能部件，浮点加法部件，浮点乘法部件，浮点除法部件，浮点舍入部件。

Pentium的总线状态包括了T1，T2，T12，T2p,TD,TI。其中在T1，T2，T2p处总线都可能等待，但等待原因不同：T1处无总线请求，处于空闲等待。T2处由于外设或存储器未准备好，使BRDY#处于无效状态，并且此时也不处于流水线状态。T2p状态等待是在流水线状态，但由于外设或存储器未准备好使BRDY#处于无效状态而等待。

Pentium的中断机制和8086中断机制类似，但是其扩展了中断含义。它把指令执行过程中产生的错误以及错误处理过程也归为中断处理范畴，并将其与通常的内部中断和软件中断一起称为“异常”。

异常中断是指CPU在指令执行期间遇到一些异常事件而产生的中断和中断指令本身引起的软件中断。外部中断是指外部原因引起的非屏蔽中断和可屏蔽中断。异常中断在程序重新运行时可以重复出现，而外部中断是随机出现的，和当前程序执行过程无关。

根据异常中断的报告方式和性质，Pentium将异常中断分为三类：故障（faults），陷阱(traps)，异常终止(aborts)。

故障是指检测到异常并在异常起作用前就立即报告并进行处理。

陷阱是指执行某一条指令时产生异常，从而立即报告并进入中断处理的异常中断。

异常终止往往对应了一个硬件错误或者一个非法的数值，此时会出现对错误的报告信息。这是真正遇到问题和处理问题。如实际操作中，遇到IE或其它程序出错，询问是否调试或其他操作，然后应用程序关闭，并要求发送错误报告等。

12.Pentium的保护机制的设计思想是：一方面对存储器的每一次访问进行保护性检查，另一方面对程序运行提供保护性措施。

Pentium对存储器的保护是通过段和页两级机制提供的。（相关内容可见《操作系统原理》课程中的介绍）

段级保护：段类型提供读/写保护，界限和粒度提供范围保护，特权级对操作系统和驱动程序提供保护。

页级保护：页的特权级提供页保护，标志R/W提供页面写保护。

13. Cache的分级和存储器的层次化原理相同，在CPU中的速度、容量、级数均在不断提高增加。根据位于CPU芯片内外有片内Cache和片外Cache之分，根据速度是否和CPU同步有全速、半速之分。

现代CPU中的Cache通常分为L1 Cache,L2 Cache,L3 Cache,亦即一级Cache,2级 Cache,3级Cache。

cache通常由速度快集成度低成本高的SRAM组成。基于局部性原理。Cache的组织方式有全相联方式、直接映像方式，组相联方式。详细内容可见《计算机组成原理》或《操作系统原理》。组织方式对Cache的性能有很大影响。

Cache的数据更新需要考虑数据丢失的一致性问题与数据过时的一致性问题。

防止数据丢失的一致性问题有三个解决办法：通写法（Write through，有的书译为写穿法），缓冲式通写法（buffered write through），回写法（write back）

注：有的书上只有Write through和write back。

防止数据过时的一致性问题一般有如下四种解决方法：总线监视法，硬件监视法，局部禁止高速缓存法，Cache清除法。

衡量Cache性能指标有不命中率、命中率、命中时间、不命中处罚等。最重要的就是命中率。

影响Cache性能的因素包括：Cache芯片的速度、容量、级数、组织方式、块的大小、置换策略、对主存的写回方式。

在编程过程中，好的程序员应该试着编写高速缓存友好的代码:让最常见的情况运行得快，在每个循环内部缓存不命中数量最小。

Cache对CPU性能和成本影响较大，比如相同频率的Pentium和Celeron的区别就是有没有L2 Cache.Pentium性能高，面向中高端用户。Celeron性能低，面向入门低端用户，且由于没有L2 Cache价格也相对较低。14.虚拟存储器（Virtual Memory）：在具有层次结构存储器的计算机系统中，自动实现部分装入和部分替换功能，能从逻辑上为用户提供一个比物理贮存容量大得多，可寻址的“主存储器”。虚拟存储区的容量与物理主存大小无关，而受限于计算机的地址结构和可用磁盘容量。

虚拟存储器是硬件异常、硬件地址翻译、主存、磁盘文件和内核软件的完美交互，它为每个进程提供了一个大的、一致的和私有的地址空间。通过一个很清晰的机制，虚拟存储器提供了三个重要的能力：（1）它将主存看成是以个存储在磁盘上的地址空间的高速缓存，在主存种只保

存活动区域，并根据需要在磁盘和主存之间来回传送数据，通过这种方式，它高效地使用了主存。（2）它为每个进程提供了一致的地址空间，从而简化了存储器管理；（3）它保护了每个进程的地址空间不被其它进程破坏。

15.中断是指计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回现行程序的间断处，继续执行原程序.

直接存储存取方式（DMA）是一种快速传送数据的机制。是在存储器与输入输出设备间直接传送数据，是一种完全由硬件完成输入输出操作的方式。利用它进行数据传送时不需要CPU的参与.

BIOS(Basic Input Output System,基本输入输出系统)是一组固化到计算机内主板上一个ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。

16. 在键盘设计中，涉及到键闭合的识别：行扫描法，行反转法。键的抖动是指一次按键可能被识别为多次按下，或是未按下键时由于干扰导致系统被识别为按下。为消除键的抖动，通常在键盘扫描程序中需要调用延时（延迟）程序。也可采用并联电容法利用电容放电延时，或利用RS触发器消除抖动。

17.接口中的I/O端口是指接口部件中可以通过地址访问的寄存器。

一个接口应该具备如下功能中的几个（未必全部具备）：寻址，输入/输出功能，数据转换功能，联络通信功能，中断管理功能，复位功能，可编程功能，错误检测功能。

外部设备接入系统需要通过相应的I/O接口。

串行通信根据传输时发送与接收过程中的关系来划分：全双工方式、半双工方式、单工方式。如按照时钟对通信过程的定时方式，可分为：同步通信和异步通信。

8251A是一个可编程串行通信接口芯片。

8255A是一个可编程并行通信接口芯片。8255A的控制字有两类：各端口的方式选择控制字；C端口的按位置1/置0控制字。控制字的设置需要根据控制字格式和具体需求来进行设置。

8259A是一个可编程中断控制器接口芯片，其初始化流程为：ICW1，ICW2，ICW3，ICW4。其操作命令字有：OCW1，OCW2，OCW3。控

制字的设置需要根据控制字格式和具体需求来进行设置。

8237A是一个可编程DMA控制器接口芯片。控制字的设置需要根据控制字格式和具体需求来进行设置。

8253/8254是一个可编程计数器/定时器接口芯片。8253和8254功能相同，频率不同。控制字的设置需要根据控制字格式和具体需求来进行设置。

18. 绿色计算：实际上是一台安全节能型的个人计算机，即将耗电量、消耗品以及对健康和环境的危害都减小到最低限度的PC，也称绿色机器GM（GreenMachime）。绿色计算包括了节约能源降低能耗（省电，或是提高每度电所能完成运算次数，或是同样计算能力下降低耗电量）、所使用材料对环境绿色无害（包括系统结构、外壳制造生产材料、包装材料、打印机色匣和打印纸等）、所使用材料可回收再利用、符合人体工程学（基本上是将PC用户的安全性、舒适性以及易操作性作为主要着眼点（即用户的友好性））。

19.BIOS是英文"Basic Input Output System"的缩略语，就是"基本输入输出系统"。其实，它是一组固化到计算机内主板上一个ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。BIOS可以通过在主板厂家获得更高版本以提高性能或兼容性等，过去的更新往往比较复杂，现在的更新比较简单，可以通过主板厂商提供的专门工具直接在线更新。另，自CIH病毒后厂家通常设计双BIOS等技术以保证其安全性。

CMOS:CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体，是组成CMOS数字集成电路的基本单元。在计算机领域，CMOS常指保存计算机基本启动信息（如日期、时间、启动设置等）的CMOS存储器芯片。人们通常会把CMOS和BIOS混称，其实CMOS是主板上的一块可读写的RAM芯片，是用来保存BIOS的硬件配置和用户对某些参数的设定。既然CMOS是RAM，RAM存储器掉电就会丢失信息，因此主板上面有专门的纽扣电池以保证其不掉电（电池用五六年后电量耗尽就没办法保存设置和修改，每次开机都会要求你重新设置）。基于同理，以前人们忘记CMOS密码或者准备清除CMOS设置时其中一个方法就是把电池去掉,当然正确清除方法是利用CMOS跳线清除（一般在CMOS电池旁边，有些主板厂商的设计必须看主板说明书才能确定）。

CMOS可以设置密码，也可以将其设置为开机密码，这也是在DOS操作系统时代系统按安全设置中最安全的方法之一。但是有万能密码。为提高安全性，后面厂家去掉了BIOS万能密码。

20. 驱动程序：设备驱动程序，Device Driver，是一种可以使计算机和设备通信的特殊程序，可以说相当于硬件的接口，操作系统只有通过这个接口，才能控制硬件设备的工作。一般而言，不同设备具有不同的驱动程序，不同厂家的驱动程序也不同。而驱动程序对设备的功能很重要，尤其是像显卡等设备的驱动程序。假如某设备的驱动程序未能正确安装，便不能正常工作。

21.计算机硬件设备常见的包括：主板，CPU，内存，显卡，硬盘，显示器，键盘，鼠标，网卡，声卡，音箱，请列出每个硬件设备1~2个常见品牌名称。