计算机组成原理期中考试试卷及答案

试题纸课程名称：计算机组成原理适用专业年级：计算机2008级期中考试考生学号：考生姓名：…………………………………………………………………………………………………………………一．单项选择题，从供选择的答案中选出正确的答案，并将标号写在答题册中(每小题 1分，共10分)。

1.四片74181ALU和一片74182CLA器件相配合，具有如下进位传递功能（）A. 行波进位B.组内先行进位，组间先行进位C. 组内先行进位，组间行波进位D. 组内行波进位，组间先行进位2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（）A. 11001011B. 11010110C. 11000001D. 110010013. 在定点二进制运算器中，减法运算一般通过（）来实现A．原码运算的二进制减法器 B. 补码运算的二进制减法器C. 补码运算的十进制加法器D. 补码运算的二进制加法器4. 下列因素中，与cache的命中率无关的是（）A.主存的存取时间B.块的大小C.cache的组织方式D.cache的容量5. 计算机的存储器采用分级存储体系的主要目的是（）A．便于读写数据 B. 减小机箱的体积C. 便于系统升级D.解决存储容量、价格和存取速度之间的矛盾6. 相联存储器是按（）进行寻址的存储器A. 地址制定方式B. 堆栈存取方式C. 内容制定方式D.地址制定与堆栈存取方式结合7.存储单元是指（）A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合8. 双端口存储器之所以能高速进行读写，是因为采用（）A. 高速芯片B. 两套互相独立的读写电路C. 流水技术D.新型器件9．寄存器间接寻址方式中，操作数处在（）A. 通用寄存器B. 主存单元C. 程序计数器D. 堆栈10.在定点数运算中产生溢出的原因是（）A.运算过程中最高位产生了进位或借位B.参加运算的操作数超出了机器的表示范围C.运算的结果超出了机器的表示范围D.寄存器的位数太少，不得不舍弃最低有效位二．填空题，将适合填入以下各题下划线处的内容写在答题册中(每个空1分，共15分)1.存储器的技术指标有（）、（）、（）和（）。

2.指令格式由（）字段和（）字段组成。

3.按IEEE754标准，一个浮点数由（），（）和（）三个域组成。

4.现代计算机的运算器一般通过总线结构来组织。

按其总线数不同，大体有（）,( ) 和（）三种形式。

5.三级存储系统是由（），（）和（）组成。

三．简答题(每小题5分，共25分)1.说明cache和主存地址映射的三种方式的工作原理以及各自的优缺点。

2.说明浮点加减运算的操作流程。

3.列出至少5种数据寻址方式并说明各自的工作原理。

4.说明存储器中通常采用双译码结构的原因。

5.说明浮点运算流水线的工作原理四．计算和设计题(共50分)1 .已知 x= -0.111011 , y=0.100010 ,要求：(10分)(1)写出变形补码[x]补和[y]补和[-y]补；(2)用变形补码计算[x+y]补和[x-y]补，并判断是否溢出。

2. 有一个具有14位地址和8位字长的存储器，问：（10分）（1）该存储器能存储多少字节的信息？（2）如果存储器由1K×4位SRAM芯片组成，需要多少片？（3）画出该存储器组成的逻辑框图。

3. 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。

存储周期T=200ns，数据总线宽度位64位，总线传送周期为50ns，问顺序存储器和交叉存储器的带宽各是多少？（10分）4．某计算机系统的内存储器由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns，已知在一段时间内，CPU共访问内存4500次，其中340次访问主存，问（10分）：（1）cache的命中率是多少？（2）CPU访问内存的平均时间是多少纳秒？（3）cache-主存系统的效率是多少？5．已知x=0.10110,y=0.11111,请根据不恢复余数计算x÷y。

（10分）2008级期中考试参考答案一、单项选择题B、D、D、A、DC、B、B、B、C二、填空题1、存储容量、存取时间、存储周期、存储器带宽2、操作码、地址码3、数符(S)、阶码(E)、尾数(M)4、单总线、双总线、三总线5、高速缓冲存储器、主存储器、辅助存储器三、简答题1、Cache和主存的地址映射方式有全相联映射方式、直接映射方式和组相联映射方式3种全相联映射将主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。

主存的一个块直接拷贝到cache中的任意一行上，这种方式非常灵活，但在地址映射时要将主存块号与所有cache行的标记同时比较，比较器电路难于设计和实现，故只应用于小容量的cache；直接映射是一种多个主存块对应一个cache行的关系，一个块号j的主存块，按i=j mod m 映射cache行号为i的行，其中m为cache行数，这种方式硬件实现简单，但不灵活，容易发生冲突，cache的利用率低；组相联映射将cache分为若干组，每组若干行，组间采用直接映射，组内采用全相联映射，兼顾了前两种方式的优点，所以得到了较为广泛的应用。

2、浮点加减运算的操作流程分为4个步骤：(1)0操作数检查：若有一个操作数为0，则可提前结束运算过程(2)比较阶码大小并完成对阶：使小阶向大阶看齐，即小阶的尾数向右移位，每右移一位，其阶码加1，直至两数的阶码相等，即小数点对齐(3)尾数进行加或减运算：完成对阶后的两个尾数进行加或减运算，其中减法用有符号数补码的加法完成(4)结果规格化并进行舍入处理：对尾数求和的结果按要求进行规格化及舍入处理；在运算过程中，若阶码发生溢出，说明运算结果溢出，还要进行溢出处理3、例如：立即寻址方式、寄存器寻址方式、直接寻址方式、寄存器间接寻址方式、间接寻址方式等立即寻址方式：指令的地址字段中给出的不是操作数的地址，而是操作数本身，节省了访问内存的时间，速度快寄存器寻址方式：指令中给出的操作数的地址不是内存的地址单元号，而是通用寄存器的编号，寄存器在CPU内，访问速度比内存快直接寻址方式：指令中的地址字段中直接给出操作数在内存中的地址寄存器间接寻址方式：指令中指定的寄存器中的内容不是操作数，而是操作数在内存中的地址，而操作数存放在内存中间接寻址方式：指令地址码字段中的形式地址不是操作数的真正地址，而是操作数地址的指示器，由于需要两次访存，速度慢4、存储器中采用双译码结构是为了组织更大的存储容量，该方案实质是采用了二级译码，将地址分为x 向和y 向两部分，第一级进行x 向(行译码)和y 向(列译码)的独立译码，然后在存储阵列中完成第二级的交叉译码；这样可以由较少的地址引脚组织较大的存储容量5、浮点运算流水线将浮点运算划分为若干个相对比较独立的过程段，并让各过程段在流水线中并发地执行。

例如，可将浮点加减法分为0操作数检查(C)、对阶操作(S)、尾数操作(A)、结果规格化及舍入处理(N)4个过程段，在统一时钟的控制下，数据从一个过程段流向相邻的下一个过程段，这样，在流水线满载情况下，每过一个处理时钟周期，就会输出一个结果，使指令的执行效率大大提高⋯⋯123456789X 1±Y 1CS A N X 2±Y 2C S A N X 3±Y 3C S A N X 4±Y 4C S A N X 5±Y 5CSAN流水线时空图时钟四、 计算和设计题1、x=-0.111011，y=0.100010(1) 用变形补码表示的各数分别为：[x]补=11.000101，[y]补=00.100010，[-y]补=11.011110 (2) 用变形补码计算[x+y]补和[x-y]补的过程如下：[x+y]补=[x]补+[y]补=11.000101+00.100010=11.100111，两符号位相同，故没有溢出 [x-y]补=[x]补+[-y]补=11.000101+11.011110=10.100011，两符号位不同，故发生了溢出 2、存储器具有14位地址和8位字长，故(1) 该存储器的存储容量为：214⨯8位=16K 个字节(2) 若采用1K ⨯4位的SRAM 芯片组成，共需要片3221641816=⨯=⨯⨯K K (3) 用32片1K ⨯4位的SRAM 芯片组成16K ⨯8的存储器，每两片为一组进行存储器字长的位扩展，然后再由16组进行存储器单元数的扩展，所以其逻辑框图如下：(1) (2)CPUD 0~D 7 A 0~A 9A 10 A 11 A 0~A 9A 0~A 9A 0~A 9A 0~A 9WE WE4-16 译码D 0~3 D 4~7D 0~3 D 4~7D 0~3 D 4~7D 0~3 D 4~7WEWEWEA 12 A 13(3) (4) (29) (30) (31) (32) ⋯⋯CSCSCSCSCS 1CS 0CS 14CS 15其中：每组的两个芯片除了数据线分别和D 0~3、D 4~7相连外，其余的各同名引脚互连3、由已知条件可知：采用顺序存储器传送4个字所需的时间为：4⨯200ns=800ns=0.8μs ，其带宽为：s s s/1040/10320108.0644666-字节位位⨯=⨯=⨯⨯ 采用交叉存储器传送4个字所需的时间为：200+3⨯50ns=350ns=0.35μs ，其带宽为：s s s/4.91/1073110.35064466-字节位位≈⨯≈⨯⨯ 4、由已知条件可知：(1) cache 的命中率为：%44.924500340-4500≈=h(2) 访问内存的平均时间为：56.7ns 200ns )4500340-4500-(145ns 45003404500)1(≈*+*-=*-+*=m c a t h t h t(3) Cache-主存系统的效率为：%3.79≈=act t e 5、x=0.10110，y=0.11111，商的符号位为0⊕0=0，即商为正；用不恢复余数法计算y x ÷的过程如下：[x]补=0.10110，[y]补=0.11111，[-y]补=1.00001 过程如下：0. 1 0 1 1 0 +[-y]补 1. 0 0 0 0 11. 1 0 1 1 1 ——余数为负，商为01. 0 1 1 1 0 ——余数和商左移一位(0)+[y]补0. 1 1 1 1 10. 0 1 1 0 1 ——余数为正，商为10. 1 1 0 1 0 ——余数和商左移一位(01)+[-y]补 1. 0 0 0 0 11. 1 1 0 1 1 ——商为01. 1 0 1 1 0 ——(010)+[y]补0. 1 1 1 1 10. 1 0 1 0 1 ——商为11. 0 1 0 1 0 ——(0101)+[-y]补 1. 0 0 0 0 10. 0 1 0 1 1 ——商为10. 1 0 1 1 0 ——(01011)+[-y]补 1. 0 0 0 0 11. 1 0 1 1 1 ——商为0——(010110)即：x÷y的商为0. 10110；余数为1.10111⨯2-5，因为1.10111为负数，加y处理为正数，1.10111+y=1.10111+0.11111=0.10110所以，(x÷y)的商=0.10110；余数为0.10110⨯2-5。