深圳大学微机原理与接口技术PPT第六章
合集下载
微机原理第6章 中断系统.ppt

不可屏蔽中断
•中断分类图
• 含义:不能用软件来控制是否允许中断的 一种外部中断。 • 常见NMI中断有: (1)电源掉电 (2)存储器检验出错 (3)总线奇偶错等。
可屏蔽中断
•中断分类图
• 含义:可用软件控制是否允许中断的外部 中断。即STI使IF=1,允许中断;CLI使 IF=0,禁止中断。
• 常见INTR中断有: 所有外部设备中断如键盘、鼠标、打印机、 显示器、声卡、CD-ROM等
• 示意图
6.2 可编程中断控制器8259A
• 基本情况:
(1)8位可编程中断控制器,又称优先级控制器 (2)处理8级向量优先级中断 (3)具有单一+5V供电 (4)8259A芯片级联组成强大的中断管理系统(多至
64级外部中断)。 (5)优先级方式可编程 (6)多级中断管理
• 主要内容
一、内部结构及工作原理 二、引脚信号 三、工作方式 四、编程方法
(2)求中断服务程序所在段的段基地址
段选择子为 :0013H=0000 0000 0001 0 011 B TI=0,段描述符在GDT中,RPL=11为普通用户程序请求, 索引值 =0000 0000 0001 0 B 所以中断描述符描述的中断服务程序所在段描述符在GDT中的位置 为: 索引值×8+GDT首地址=
0000 0000 0001 0000B+00500000H=00500010H 因此,段描述符为:39 18 40 42 34 00 00 96 H 段基地址=39423400H
(3)合成物理地址
服务程序入口地址=对应段的段基地址+偏移地址
=39423400H+00422012H=39845412H
解:
微机原理与接口技术第6章PPT课件

习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上, 其所占地址范围为BE000H~BFFFFH,试画连接图。
6.2 试利用6264芯片,在8088系统总线上实现 00000H~03FFFH的内存区域,试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1,G2A=0,G2B=0,译码 输入端为C、B、A,故输出有八种状态,因规定CS低电平选中 存储器,故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式,此时两个电源 引脚VCC和VPP都接至+5 V。 PGM=1,CE=0、OE=0。
2) 备用方式 CE为高电平,没有选中芯片,输出端为高阻态。 3) 编程方式 这时,VPP接+12.5 V,VCC仍接+5 V。 CE=0,输出允许信号OE=1。每写一个地址单 元,都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时,经常同时标出 存储单元的数目和每个存储单元的位数,因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片,Intel 6264为8 K×8位/片。
单元数= 2地址线数量 位数=数据线数量
《微机原理及接口技术》第六章

2、CPU对中断的响应
关中断:CPU响应中断后,发中断响应(INTA)信号的同时,内部自动实现关中断 保留断点:封锁IP+1,入栈保存CS:IP。 保护现场:由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序:中断服务程序起始地址,执行中断服务。
恢复现场:将中断服务程序入栈保存的REG内容弹出,恢复现场。 开中断与返回:中断服务的最后一条指令,出栈恢复CS:IP,恢复主程序运行,使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点:
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚:NMI和INTR引脚,用于外部中断 源产生的中断请求,可分为以下两种: 1、可屏蔽中断 INTR (18脚) INTR线上的请求信号是电平触发的。当IF=0,CPU中断不响应,这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位,达到控制的目的。 STI CLI ;IF←1,开中断,CPU才能响应INTR线上的中断请求。 ;IF←0,关中断,CPU不响应INTR线上的中断请求。
对于系统专用中断,系统将自动提供0~4中断类型号,保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR,外接口电路产生中断类型号。目前8259A产生。
微机原理与接口 第6章_存储器扩展

第6章 半导体存储器
5 I/O 6 I/O 7 I/O 8 I/O
…
…
A0
地址总线
A12
CS WR
1 8 K× 1 CS WR I/O
2 I/O
3 I/O
4 I/O
控制总线
D7 数据总线
图6.17 用8K1位芯片组成8K8位的存储器 总结:位扩展的连接方式是将各芯片的地址线、片选CS、读/ 写控制线相应并联,而数据线要分别引出。
第6章 半导体存储器
A 15 A 14
M / IO A 13 A 12 A 11 A 10
1 1
G 1
G 2A
地址范围?
Y3 Y2 Y1 Y0
G 2B Y C B
图 字 位 同 时 扩 展 连 接 图
6.22
D ~D 3 0 I/O 1~ I/O 4 WE CS RAM 1 2114 A ~A 9 0 A 9~ A 0 A 9~ A 0 WE CS RAM 1 2114 I/O 1~ I/O 4 D 7~ D 4 WR A 9~ A 0 WE CS RAM 2 2114 I/O 1~ I/O 4 A 9~ A 0 WE CS RAM 3 2114 I/O 1~ I/O 4 A 9~ A 0 WE CS RAM 4 2114 I/O 1~ I/O 4 I/O 1~ I/O 4 WE CS RAM 2 2114 A ~A 9 0 I/O 1~ I/O 4 WE CS RAM 3 2114 A ~A 9 0 I/O 1~ I/O 4 WE CS RAM 4 2114 A ~A 9 0
D7~D0
图6.19 EPROM与CPU的连接
第6章 半导体存储器
例 6.2 设用2114静态RAM芯片构成4K×8位 存储器,试画出连接线路图,并写出每组芯片 的地址范围。 【分析】 2114的结构是1K×4位,要用此芯 片构成4K×8位的存储器需进行字位同时扩展。 即可用两片 2114按位扩展方法组成 1K×8 的存 储器组;用8片可组成四组1K×8位的存贮器。 【解】 根据以上分析,可画出RAM与CPU的 连接图,如图6.20所示。
5 I/O 6 I/O 7 I/O 8 I/O
…
…
A0
地址总线
A12
CS WR
1 8 K× 1 CS WR I/O
2 I/O
3 I/O
4 I/O
控制总线
D7 数据总线
图6.17 用8K1位芯片组成8K8位的存储器 总结:位扩展的连接方式是将各芯片的地址线、片选CS、读/ 写控制线相应并联,而数据线要分别引出。
第6章 半导体存储器
A 15 A 14
M / IO A 13 A 12 A 11 A 10
1 1
G 1
G 2A
地址范围?
Y3 Y2 Y1 Y0
G 2B Y C B
图 字 位 同 时 扩 展 连 接 图
6.22
D ~D 3 0 I/O 1~ I/O 4 WE CS RAM 1 2114 A ~A 9 0 A 9~ A 0 A 9~ A 0 WE CS RAM 1 2114 I/O 1~ I/O 4 D 7~ D 4 WR A 9~ A 0 WE CS RAM 2 2114 I/O 1~ I/O 4 A 9~ A 0 WE CS RAM 3 2114 I/O 1~ I/O 4 A 9~ A 0 WE CS RAM 4 2114 I/O 1~ I/O 4 I/O 1~ I/O 4 WE CS RAM 2 2114 A ~A 9 0 I/O 1~ I/O 4 WE CS RAM 3 2114 A ~A 9 0 I/O 1~ I/O 4 WE CS RAM 4 2114 A ~A 9 0
D7~D0
图6.19 EPROM与CPU的连接
第6章 半导体存储器
例 6.2 设用2114静态RAM芯片构成4K×8位 存储器,试画出连接线路图,并写出每组芯片 的地址范围。 【分析】 2114的结构是1K×4位,要用此芯 片构成4K×8位的存储器需进行字位同时扩展。 即可用两片 2114按位扩展方法组成 1K×8 的存 储器组;用8片可组成四组1K×8位的存贮器。 【解】 根据以上分析,可画出RAM与CPU的 连接图,如图6.20所示。
《微机原理与接口技术》教学课件 第6章

6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0~A7上, RAS 信号有效时,在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ~ A7 上 , CAS 信号有效时,在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作,是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中,存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标,并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率,单位为bps(或bit/s)。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器(Random Access Memory,RAM)也称随机读/写存储器或随机存储器,它既可以直接 从任何一个指定的存储单元中读出数据,也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量:存储器中所包含存储单元的总数,单位是字节(B)。存储 器容量越大,存储的信息越多,计算机的性能也就越强。
01
02
存取时间:存储器完成一次读写操作所需的时间,单位为ns(纳秒,
1 ns=10-9 sБайду номын сангаас。
微机原理和接口技术第6章 汇编语言程序设计 120页PPT文档

18
微机原理与接口技术
(4) 查看存储单元内容命令D 在用D命令查看存储单元内容之前应先加载段基址如图6.9,
这里我们先用T命令单步执行前两条指令,用以加载数据段基值, 然后用D命令显示内存区数据段的内容。 图6.9的操作中分别用D命令显示了数据段、代码段、附加段、数 据段的内存区数据,D命令后直接跟偏移量则默认显示数据段的内 容,如不跟结束地址,则显示8行。D命令状态中最左边部分显示
[ 10] 0018: B4 09
mov ah, 09h ;dos调用09号功能,显示输出
[ 11] 001A: CD 21
int 21h ; do it!
[ 12] 001C: B4 4C
mov ah,4ch ;返回操作系统
[ 13] 001E: CD 21
int 21h
[ 14] :
code ends
data ends
;数据段定义结束
code segment
;代码段定义开始
assume cs:code,ds:data ;assume伪指令指定段寄存器与对应段名
start: mov ax,data ; .段名即表示段起始地址的高16位即段基址
mov ds,ax
;将数据段段基址装入DS寄存器
mov dx,offset msg ;取待显示字符串的有效地址
mov ah, 09h ;dos调用09号功能,显示输出
int 21h
; do it!
mov ah,4ch ;dos调用4C号功能,返回操作系统
int 21h
code ends
end start
5
微机原理与接口技术
2. 程序结构分析: (1) 程序结构中定义了两个段,一个是数据据段DATA,另一个是代码段 CODE。数据存放在数据段中,指令代码存放在代码段中。段的划分用段定 义伪指令SEGMENT来实现。 (2) 数据段中的变量msg可看成字符串在数据段中的偏移地址。 (3) 用assume伪指令说明段寄存器与段名之间的对应关系,实际是确定段的 类型。
微机原理与接口技术课件PPT
9
CPU
A0~~A9 CS A0~~A9 CS A0~~A9 CS A0~~A9 CS
1KX4
WR D0~~D3 D4~~D7 D0~~D3 WE
1KX4
WE D4~~D7
1KX4
WE D0~~D3
1KX4
WE D4~~D7
第6章 存储器
按存取方式分类
随机存取存储器 (RAM) 半导体存储器 静态RAM(SRAM)
动态RAM(DRAM)
掩膜式ROM
可编程ROM(PROM)
只读存储器 (ROM)
可擦除PROM(EPROM) 电可擦除PROM(E2PROM)
说明
(1)随机存取存储器RAM 信息可以随时写入或读出 关闭电源后所存信息将全部丢失 静态RAM采用双稳电路存储信息,而动态RAM是以 电容上的电荷存储信息。 静态RAM速度更快,而动态RAM的集成度更高、功 耗和价格更低,动态RAM必须定时刷新。
3.存储芯片的选用和地址分配
存储芯片类型和芯片型号的选择因素 存放对象 存储容量 存取速度 结构 价格
6.4.2 存储器与地址总线的连接
存储器与地址总线的连接,本质上就是在地址分配的 基础上实现地址译码,保证 CPU 能对存储器中所有单 元正确寻址。 它包括两方面内容:一是高位地址线译码,用以选择 存储芯片;二是低位地址线连接,用以通过片内地址 译码器选择存储单元。
存储器与CPU接口的一般问题
–CPU总线的负载能力 –存储器与CPU之间的时序配合
–存储芯片的选用和地址分配
1.CPU总线的负载能力
通常 CPU 总线的负载能力是一个 TTL 器件或 20 个 MOS器件。 一般小型系统中, CPU 可直接与存储器芯片相连。 而在较大系统中,当总线负载数超过限定时应当 加接驱动器。 地址线、控制线时是单向的,故采用单向驱动器, 如74LS244,Intel8282等,而数据线是双向传动 的 , 故 采 用 双 向 驱 动 器 , 如 7 4 LS245、 Intel8286/8287等。
微机原理与接口技术第6章课件
8237A-5 DMA 控制器 8259A 中断控制器 8253-5 计数器/定时器 8255A-5 并行接口 DMA 页寄存器 NMI 屏蔽寄存器 保留 保留
200~20F 2F8~2FF 300~31F 320~32F 387~37F 380~38F 3B0~3BF 3F0~3F7 3F8~3FF
输入/输出接口技术是信息传送的控制技术,是一种采用软、硬 件结合的方法,实现CPU与外设之间协调与匹配,实现二者之间高效、 可靠的信息传递的一门技术。
6.1.1 设置接口电路的目的
一般的输入/输出设备都是机械的或机电相结合的产物,它 们与CPU进行数据交换时存在以下问题:
(1)端口间接速度不匹配 (2)端口时序不匹配 (3)信息格式不匹配 (4)信息类型不匹配
1)PC/XT机的I/O端口分配
在IBM的PC/XT机中,中断控制、DMA控制、动态RAM刷新、系统配 置识别、键盘代码读取及扬声器发音等都是由可编程I/O接口芯片控 制的。PC/XT机的端口地址译码是采用非完全译码方式,即只考虑了 低10位地址线A0~A9,而没有考虑高6位地址线A10~A15,故其I/O端口 地址范围是0000H~03FFH,总共只有1024个字节端口,并且把前512个 字节端口分配给了主板,后512个字节I/O端口分配给了扩展槽上的常 规外设。PC/XT机的I/O端口分配表见表6-1。
图6-1 一个典型的I/O接口
1.数据缓冲寄存器
数据缓冲寄存器用来保存CPU和外设之间传送的数据(如数字、 字符及某种特定的编码等)。对输入/输出数据起缓冲作用的数据寄 存器称为数据端口。
2.控制寄存器
控制寄存器用来存放CPU发往外设的控制命令和其他信息。确定 接口电路的工作方式和功能的控制寄存器称为控制端口。由于现在的 接口芯片大都具有可编程的特点,可通过编程来选择或改变其工作方 式和功能,一个接口芯片就相当于具有多种不同的工作方式和功能, 使用起来十分灵活、方便。控制寄存器是写寄存器,其内容只能由微 处理器写入,而不能读出。
微机原理与接口技术 第6章2
循环减1计数 (a)
N 结果为0?
单 循
Y
环
退出循环
结
构
预置外循环次数 其他准备工作
预置内循环次数 其他准备工作
循环体
内循环减1计数
N 结果为0?
(b)
Y
双
外循环减1计数
循
N 结果为0?
环 结
Y
退出循环
构
循环程序设计
Eg: 假设从BUF单 元开始为一个 ASCII码字符串,找 出其中的最大数送 屏幕显示。
第6章 汇编语言程序设计
用汇编语言编程属结构化程序设计。 需按照结构化的思想来进行汇编程 序的设计
按照自上而下的设计方法,设计一个汇编程序的步骤:
• 分析题意,确定算法 • 根据算法画出程序框图 • 根据框图编写程序 • 上机调试程序 • 执行程序
从结构上来讲,一般的汇编程序可分为:
• 顺序程序 • 分支程序 • 循环程序
思路:ASCⅡ码数为无符号 数,无符号数的最小数为0
数据区首址→DS:BX 无符号最小数→AL
数据个数→CX
[BX]>=AL? N
Y
[BX] → AL
BX+1 → BX CX-1 → CX
N
CX=0?
Y
显示结果 返回DOS
源程序清单1:
·486 DATA SEGMENT USE16
LAST: CMP [BX],AL;比较
;输出缓冲区
COUNT DB 4
DATA ENDS
CODE SEGMENT USE16
MOV AH,4CH INT 21H ;返回 DOS CODE ENDS
MOV CX,COUNT ;串长度→CX
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
5~8位数据位(先送最低位)
奇偶 停止位 校验 (1,11/2 或2位) 位 (可有可无)
图6-1 异步串行通信格式
图6.1 标准的异步通信数据格式
② 同步通信
• 同步通信方式下,收/发双方采用同一个时钟信号来定时, 一个信息帧可含有多个字符,每个信息帧的开始要加上同 步字符,在没有信息传输时,必须填上空字符,因为同步 传输不允许有间隙。同步传输靠同步字符来识别信息帧。 • 比较起来,在传输率相同时,同步通信的信息有效率比异 步通信方式高,因为同步方式下的非数据信息比例比较小, 但同步方式下,在传输数据的同时,必须传输时钟信号。
6.2.3 8251A的对外信号
• C/D#、RD#、WR#的编码和对应的操作
(4) 收发联络信号 TXRDY为发送器准备好信号:当CTS#为低电平且TXEN 位为1,且发送缓冲器为空时, TXRDY为高电平。 当8251A从CPU得到一个字符后, TXRDY为低电平。 TXE 发送器空信号 RXRDY 接收器准备好信号 SYNDET 同步检测信号:内同步 输出; 外同步 输入
A站 发送器 B站 接收器 发送器
接收器
图2 半双工方式示意图
返 回
③ 全双工
• 当数据的发送和接收分流,分别由两根不同的传 输线传送时,通信双方都能在同一时刻进行发送 和接收操作,这样的传送方式就是全双工(Full Duplex)制。
A站 发送器 B站 接收器
接收器
发送器
图1 全双工方式示意图
返 回
6.2.3 8251A的对外信号
• 8251A和CPU之间的连接信号
– 片选信号 – 数据信号 – 读/写控制信号 – 收发联络信号
图6.6
8251A与CPU及外设的连接关系
2. 8251A与外部设备之间的连接信号 (1) 收发联络信号 DTR# 数据终端准备好信号 DSR# 数据设备准备好信号 这两个信号连接接收器,其中DTR#是8251A发送给外设 的,可通过控制寄存器对应位设置, DSR#是外设送 给8251A的,可反映到状态寄存器的对应位。 RTS# 请求发送信号 CTS# 清除请求发送信号 这两个信号连接发送器,其中RTS#是8251A发送给外设 的, CTS#是外设送给8251A的,它会影响TXRDY。
串行通信的传输率
例1、异步传输过程:设每个字符对应1个起始位、 7个信息位、1个奇偶校验位和1个停止位,如果波 特率为1 200bps,那么,每秒钟能传输的最大字 符数为1 200/10=120个。
例2.同步传输:用1 200bps的波特率工 作,用4个同步字符作为信息帧头部,但不 用奇偶校验,那么,传输100个字符所用的 时间为7(100+4)/1 200=0.606 7s,这就 是说,每秒钟能传输的字符数可达到 100/0.606 7=165个。 可见,在同样的传输率下,同步传输时 实际字符传输率要比异步传输时高。
– L: MOV DX,309H – IN AL,DX – AND AL,01H – JZ L
– L1:MOV DX,309H – IN AL,DX – AND AL,02H – JZ L1
返 回
例7
• 编写一段通过8251A采用查询方式接收数据的程序。将8251A定义 为异步传送方式,波特率因子为64,采用偶校验,1位停止位,7 位数据位。 • 设8251A数据口地址为04A0H,控制口地址为04A2H。
6.2.5 8251A编程举例4
• 利用状态字进行编程的举例
MOV OUT MOV OUT MOV MOV BEGIN: TEST JZ IN MOV MOV INC IN TEST JNZ LOOP JMP ERROR: EXIT: …AL,0FAH 42H,AL AL,35H 42H,AL DI,0 CX,80 IN AL,42H AL,02H BEGIN AL,40H DX,OFFSET BUFFER [DX+DI],AL DI AL,42H AL,38H ERROR BEGIN EXIT CALL
6.2.3 8251A的对外信号
8251A和CPU之间的连接信号
8251A与外部设备之间的连接信号
1. 8251A和CPU之间的连接信号
(1) 片选信号 CS#为低电平时,8251A被选中 CS#为高电平时,8251A的数据线处于高阻状态。
(2) 数据信号 D7~D0与系统的数据总线相连 ,可传送数据、状态和控 制信息。 (3) 读写控制信号 RD#为读信号。 WR#为写信号。 C/D#为控制/数据信号。
2 波特率和发送/接收时钟
① 波特率
② 发送/接收时钟
返 回
① 波特率
• 并行通信中,传输速度以每秒传输的字节(B/s) 表示 。在串行通信中,传输速率用波特率来表示。
• 所谓波特率,是指单位时间内传送二进制数据的 位数,单位为位/秒(b/s)。 • 每秒钟所传输的字符数(字符速率)和波特率是 两种概念
6.2.6 8251A的使用实例
• 往CRT输出一个字符的例子
CHAROUT: STATE: IN TEST JZ MOV POP OUT MOV AL,DX AL,01 STATE DX,0D8H AX DX,AL DX,0DAH
例5,例6
• 例5 串行通信时,在发送程序 中,需查状态字的D0位是否置 1,即查TxRDY=1?其程序段 为: • 例6 串行通信时,在接收 程序中,需查状态字的D1位 是否置1,即查RxRDY=1? 其程序段为:
ERR_OUT
6.2.6 8251A的使用实例
图6.12
用8251A作为CRT接口的实际例子
使8251A复位的方法
一般采用先送3个00H,再送1个40H的方法。
6.2.6 8251A的使用实例
INIT: XOR AX,AX MOV CX,0003 MOV DX,00DAH OUT1: CALL KKK LOOP OUT1 MOV AL,40H CALL KKK MOV AL,4EH CALL KKK MOV AL,27H CALL KKK …… KKK: OUT DX,AL PUSH CX MOV CX,0002 ABC: LOOP ABC POP CX RET
图6.11 8251A和调制解调器的连接 (a) 异步模式; (b) 同步模式
• 单片机的串口有很大一部分是使用TTL电平 标准的(PIC的可以直接连接在电脑串口), 它的逻辑1电平是5V,逻辑0电平是0V,而 电脑串行口所使用的是RS232C的电平标准, 它的逻辑1电平是-3V--12V,逻辑0电平是 +3V-+12V。两者的电平范围相差很远, 所以连接时需要用到电平转换电路。
6.2.5 8251A编程举例2
• 异步模式下的初始化程序举例
MOV OUT MOV OUT AL,0FAH 42H,AL AL,37H 42H,AL
6.2.5 8251A编程举例3
• 同步模式下的初始化程序举例
MOV OUT MOV OUT OUT MOV OUT AL,38H 42H,AL AL,16H 42H,AL 42H,AL AL,97H 42H,AL
6
7 8 9 10 11 12 13 14
D6 D7
TxC WR CS
C/D
RD RxRDY
17
16 15
CTS
SYN DET
TxRDY
6.2.2 8251A的基本工作原理
• 8251A的功能结构
6.2.2 8251A的基本工作原理
• 8251A的功能结构
8251A由7个模块组成:
① 接收缓冲器
采用异步方式通信时,收发双方不用统一的时 钟进行定时,异步通信的一个信息帧只含一个 字符,是靠起始位和停止位来识别信息帧的, 两个字符之间的传输间隔是任意的。
返 回
① 异步通信
第n个字符(8~12位) LSB 0 起 始 位 0/1 0/1 0/1 … 0/1 MSB 0/1 0/1 1 1 1 空 闲 位 0 0/1 第n+1 个字符
第6章 串并行通信和接口技术
教学建议,本章重点为 •8251A的功能结构; •8251A的工作原理; •8251A约定的初始化流程; •8251A的编程方法; •8255A的结构;
6.1串行接口和串行通信
串行数据传送方式
波特率和发送/接收时钟 串行通信的基本方式 串行接口的任务
返 回Leabharlann 1 串行数据传送方式① 全双工 ② 半双工 ③ 单工
返 回
① 单工
• 系统只能在一个方向上传输信息,即只能发送或 只能接收。
返 回
② 半双工
• 若使用同一根传输线既作接收又作发送,虽然数 据可以在两个方向上传送,但通信双方不能同时 收发数据,这样的传送方式就是半双工(Half Duplex)制。
(2) 数据信号 TXD 发送器数据信号端 RXD 接收器数据信号端
(3) 其它信号 TXC# 发送器时钟信号端 RXC# 接收器时钟信号端 CLK 内部时钟信号端
6.2.4 8251A的编程 1
• 8251A的初始化
– 8251A初始化的约定:
① 复位后,第一次写入的值作为模式字 ② 如为同步模式,则接着同步字符 ③ 此后不管是同步模式还是异步模式,奇地址端口写入 的值作为控制字,偶地址端口写入的值为数据
在异步方式下
能用5、6、7或8位代表字符,用1位作为奇偶校验。 能增加1个启动位 能增加1个、1.5个或2个停止位。
8251A的引脚功能
D2 D3 RxD GND D4 D5 1 2 3 4 5 28 27 26 25 8251A 24 23 22 21 20 19 18 D1 D0 Vcc(+5V) RxC DTR RTS DSR RESET CLK TxD TxE
4 串行接口的任务