PCB设计工程师最基本的技巧
PCB设计方法和技巧
PCB设计方法和技巧PCB（Printed Circuit Board，印刷电路板）是现代电子产品的核心组件之一，它承载着电子元件的连接和固定。
好的PCB设计能够提高电路的性能、可靠性和可维护性。
在进行PCB设计时，有一些方法和技巧可以帮助设计师更好地完成设计任务。
首先，一个好的PCB设计需要进行系统性的规划和设计。
在开始设计之前，需要明确电路的功能和要求，了解电路的结构和工作方式，确定电路板的尺寸和层数等。
在设计之前还需要进行电路的仿真和验证，以确保电路的正确性和稳定性。
其次，PCB设计需要注意电路的布局和走线，合理安排电子元件的位置和走线的走向。
在进行布局和走线时需要考虑信号的传输路径和长度匹配，避免信号互相干扰和串扰。
同时，还要合理分配电子元件的功耗和散热，避免元件过热和损坏。
另外，PCB设计还需要注意电子元件的布线和连接方式。
在进行元件布线时，需要考虑元件之间的连接关系和信号的传输要求，尽量缩短信号的传输路径和减小信号损耗。
同时，还需要合理选择连接方式，如使用直接连接、信号引线、导线桥接等方式，以提高连接可靠性和稳定性。
此外，PCB设计还需要注意电路板的地线和电源线的布局。
地线和电源线是电路中非常重要的部分，它们的布局和连接方式直接影响电路的可靠性和性能。
在进行布局时，应将地线和电源线尽量分离，并避免地线和电源线的交叉和干扰。
同时，在进行布线时，还需要保持电路板的整洁和美观，避免走线过于复杂和混乱。
最后，PCB设计还需要考虑电路板的制造和组装。
在进行设计之前，需要了解电路板的制造工艺和要求，选择合适的元件和材料，以便于后续的制造和组装。
在进行布局和布线时，还需要考虑元件的引脚间距和接插件的尺寸，以便于元件的焊接和固定。
总之，PCB设计是一项复杂且细致的工作，需要设计师具备较高的电路、布局和布线等知识。
通过合理的规划和设计，并结合实际制造和组装的要求，可以更好地完成PCB设计任务，提高电路的性能和可靠性。
pcb设计方法与技巧
pcb设计方法与技巧PCB（Printed Circuit Board，印刷电路板）是电子产品中重要的组成部分，它能够将电子元器件连接在一起，并提供稳定可靠的电气连接。
在PCB设计中，需要考虑到布线、元器件布局、信号完整性等因素。
下面是一些常用的PCB设计方法与技巧。
1. PCB设计前准备工作在进行PCB设计之前，需要进行一些准备工作。
首先，需要确定电路原理图，并对其进行分析和优化。
其次，需要选择合适的元器件，并对其进行布局和定位。
最后，需要确定PCB板的大小、层数以及孔径等参数。
2. PCB布线技巧在进行PCB布线时，需要遵循一些技巧。
首先，应该尽量缩短信号线长度，并保持信号线之间的距离足够大。
其次，在布线时应该避免过度弯曲和交叉，以减少串扰和反射等问题。
最后，在多层板中应该采用地平面和电源平面来提高信号完整性。
3. PCB元器件布局技巧在进行PCB元器件布局时，需要注意以下几点。
首先，在选择元器件时应该考虑到其尺寸、功耗和热量等因素。
其次，应该将元器件分组，以便于布局和布线。
最后，在布局时应该避免过度密集和重叠，以便于进行维修和调试。
4. PCB信号完整性技巧在PCB设计中，信号完整性是一个重要的问题。
以下是一些提高信号完整性的技巧。
首先，在设计时应该保持信号线的阻抗匹配，以减少反射和串扰等问题。
其次，在多层板中应该采用地平面和电源平面来提高信号完整性。
最后，在布线时应该尽量缩短信号线长度，并保持信号线之间的距离足够大。
5. PCB设计软件选择在进行PCB设计时，需要选择合适的PCB设计软件。
常用的软件包括Altium Designer、Eagle PCB、PADS等。
这些软件具有丰富的功能和工具，能够帮助用户快速完成PCB设计。
综上所述，以上是一些常用的PCB设计方法与技巧。
在进行PCB设计时，需要考虑到布线、元器件布局、信号完整性等因素，并选择合适的PCB设计软件进行操作。
PCB设计注意事项及经验大全
PCB设计注意事项及经验大全一、布线规则与原则1.信号与电源线要分离：信号线和电源线要分开布局，以避免相互干扰。
2.高速信号线要走短且直：高速信号线尽量缩短长度，减小传输时延，且线路要尽量直线走向，减少信号反射和串扰。
3.临近信号要保持足够的间距：不同信号线之间要保持足够的间距，以防止互相干扰。
4.差分线要相邻走向：差分线要尽量保持相邻走向，减小差分信号的共模噪声。
5.地线布线要低阻抗：地线是重要的回路，要保持低阻抗，尽量缩短环路和减小地回流路径长度。
二、元件布局与散热1.元件布局要紧凑：元件要尽量集中布置，减少信号线长度和信号间的干扰。
2.散热要考虑：对于发热较大的元件，如功率放大器、处理器等，要合理布局散热器件，以保证稳定工作。
3.保持压降相对较小：电源接入处的元件要尽量靠近，以减小功率线上的压降，提供充足的电源稳定性。
三、层间布局与屏蔽1.层间走线布局：对于复杂的PCB设计，应合理利用多层间的铜层，将信号线、电源线、地线等分层布置，以减小干扰。
2.地线屏蔽：对于高频信号，可以在其周围增加地线屏蔽，减小信号的辐射和受到外部干扰的可能性。
四、防静电与防EMC干扰1.防静电：PCB设计中需要注意防止静电累积，合理布局接地，增加防静电保护元件。
2.防EMC干扰：合理规划布局，合理安排信号线与电源线的分布，使用屏蔽罩、滤波器等元件，以减小电磁干扰对电路的影响。
五、选择合适的材料和工艺1.PCB材料选择：根据实际需求选择合适的PCB材料，如高频电路应使用特殊材料，而一般电路可以使用常规材料。
2.焊盘和线宽：根据元件要求和电流大小选择适当的焊盘和线宽，以保证信号传输的稳定性和电流的可靠传输。
经验总结：1.保持良好的文档记录：对于每次设计的PCB，要保持详细的文档记录，包括设计思路、参数、布局规则等，以备后期维护和修改。
2.多层板设计注意：在进行多层板设计时，要仔细考虑信号和电源的分层布局，以便将高速信号分离，同时要避免不必要的层间换线，以减少成本和复杂性。
pcb方向专业技能
pcb方向专业技能PCB（Printed Circuit Board，印刷电路板）方向是电子工程领域中的一项重要技术，它涉及到电路设计、布局、制造等多个方面。
在这个方向上，专业技能是非常关键的，下面将详细介绍几个重要的专业技能。
首先是电路设计技能。
在PCB方向中，电路设计是基础中的基础。
它要求工程师能够根据电子产品的功能需求，设计出符合要求的电路。
这涉及到电路图的绘制、元件的选择、信号的传输和处理等方面的知识。
同时，电路设计也要求工程师具备一定的分析和解决问题的能力，能够在设计过程中考虑到各种因素并做出合理的决策。
其次是布局技能。
在PCB设计中，布局是将电路图中的元件进行合理摆放的过程。
合理的布局可以有效地减少电路中的干扰和噪声，并提高电路的可靠性和稳定性。
布局技能要求工程师能够根据电路的特性和需求，选择合适的布局方式，同时考虑到元件之间的连接和信号的传输路径。
此外，布局还要求工程师具备一定的空间感和审美观，能够设计出美观、紧凑、易于制造的PCB板。
第三是制造技能。
PCB制造是将设计好的电路图转化为实际的电路板的过程。
它包括了电路板材料的选择、工艺流程的确定、生产设备的操作等方面的知识。
制造技能要求工程师能够根据设计要求选择合适的材料和工艺，同时能够熟练操作各种生产设备，确保电路板的质量和性能。
PCB方向还需要掌握一些辅助技能。
例如，工程师需要掌握一定的软件技能，能够熟练使用PCB设计软件进行电路设计和布局。
同时，工程师还需要具备一定的电子器件知识，了解各种元件的特性和应用场景。
总结起来，PCB方向的专业技能包括电路设计技能、布局技能、制造技能以及一些辅助技能。
掌握这些技能可以使工程师在PCB设计和制造过程中能够高效地完成工作，并设计出性能优良、可靠稳定的电路板。
同时，不断学习和提升这些技能也是工程师在PCB方向上不断成长和发展的关键。
PCB设计的技巧与优化方法
PCB设计的技巧与优化方法PCB设计是电子工程领域中的一项重要工作。
它涉及到电路图设计、元器件布局、信号线走向等多个方面，对于电子产品的性能和功能起到至关重要的作用。
因此，PCB设计需要一定的技巧和优化方法。
1. 电路图设计在PCB设计之前，需要先绘制电路图。
电路图的设计需要注意以下几点：（1）电路图要尽可能地简洁明了，方便后续的PCB元器件布局。
（2）电路图中元器件的标注和数值应准确无误。
（3）电路图应注意信号线走向，避免交叉和环绕布线。
2. PCB元器件布局元器件布局是PCB设计中的一个重要环节。
它决定了元器件之间的电气性能和信号传输效果。
在PCB元器件布局中，需要注意以下几点：（1）元器件的布置要合理，避免元器件之间的相互干扰和电气噪声。
（2）元器件之间的连接要尽量短，减小信号传输的延迟和失真。
（3）元器件的引脚布局要考虑到信号线的无干扰连接，以及PCB板的布局限制。
3. 信号线走向信号线的走向和布局对于电子产品的性能和稳定性有着重要的影响。
在PCB设计中，需要注意以下几点：（1）尽可能采用单面布线，减小走线的长度和混杂度。
（2）避免信号线的交叉和环绕，以减小信号传输的噪声和失真。
（3）信号线要尽可能短，这有利于避免信号传输的延迟和失真。
4. PCB板的优化设计在PCB设计过程中，需要对PCB板进行一系列的优化设计，以提高电路板的性能和稳定性。
这些优化设计包括：（1）引脚路径的优化，避免路径重合和共用。
（2）走线的优化，避免走线的冗余和重复。
（3）PCB板的厚度优化，以达到最佳电气性能和结构强度。
（4）PCB板材料的优化，选择高品质材料以确保电气性能和耐用性。
总之，PCB设计是一项精细的工作，需要全面的技术和经验。
只有在不断优化和精益求精的基础上，才能设计出具有高性能和稳定性的电子产品。
PCB板设计中的接地方法与技巧
PCB板设计中的接地方法与技巧在电子设备设计中，印制电路板（PCB）的地位至关重要。
PCB板的设计需要考虑诸多因素，其中之一就是接地问题。
良好的接地方式可以有效地提高设备的稳定性、安全性以及可靠性。
本文将详细介绍PCB板设计中的接地方法与技巧。
让我们了解一下PCB板设计的基本概念。
PCB板设计是指将电子元件按照一定的规则和要求放置在板子上，并通过导线将它们连接起来的过程。
接地是其中的一个重要环节，它是指将电路的地线连接到PCB 板上的公共参考点，以实现电路的稳定工作和安全防护。
在PCB板设计中，接地的主要作用是提高电路的稳定性，同时还可以防止电磁干扰和雷电等外界因素对电路的影响。
通过将电路的地线连接到PCB板的公共参考点，可以减少电路之间的噪声和干扰，提高设备的性能和可靠性。
接地方式的选择取决于PCB板的设计和实际需求。
以下是一些常见的接地方式及其具体方法：直接接地：将电路的地线直接连接到PCB板上的参考点或金属外壳。
这种接地方式适用于对稳定性要求较高的电路，但需要注意避免地线过长导致阻抗过大。
间接接地：通过电容、电感等元件实现电路与地线的连接。
这种接地方式可以有效抑制电磁干扰，提高设备的抗干扰能力。
混合接地：结合直接接地和间接接地的方式，根据实际需求在不同位置选择不同的接地方式。
这种接地方式可以满足多种电路的接地需求，提高设备的灵活性和可靠性。
多层板接地：在多层PCB板中，将其中一层作为地线层，将电路的地线连接到该层上。
这种接地方式适用于高密度、高复杂度的PCB板设计，可以提供良好的电磁屏蔽效果。
挠性印制电路板接地：对于挠性印制电路板，可以使用金属箔或导电胶带实现电路与地线的连接。
这种接地方式适用于需要弯曲或伸缩的电路，可以提供良好的可塑性和稳定性。
确保接地连续且稳定：接地线的连接必须牢靠、稳固，确保在设备运行过程中不会出现松动或脱落现象。
同时，要确保地线阻抗最小，以提高电路的稳定性。
避免地线过长导致阻抗过大：地线的长度应尽可能短，以减少阻抗。
PCB线路板设计技巧总结5篇
PCB线路板设计技巧总结5篇第一篇：PCB线路板设计技巧总结PCB线路板设计技巧总结～～～发表于：2009-01-26 13:23:53元件布局技巧：1.基本布局：（1）尽可能缩短高频元件之间的连线，设法减小其分布参数和相互之间的电磁干扰，易于相互干扰的元器件不能离得太近，输入和输出应尽量远离。
（2）当元件或导线之间可能有较高电位差时，应该加大其距离，以免放电击穿，引起短路。
（3）重15g以上的元件不能只靠导线焊盘来固定，应用支架或卡子固定。
（4）电位器、可变电容、可调电感线圈或微动开关等可调元件，应考虑整机的结构要求。
若是机外调节，其位置应考虑调节旋钮在机箱面板上的位置，若是机内调节，应考虑放在印刷板上能方便调节的地方。
（5）留出PCB板固定支架，定位螺孔和连接插座所用的位置。
2.按电路功能单元，对电路的全部器件布局：（1）通常按信号的流向逐个安排电路单元的位置，以便与主信号流通方向保持一致。
（2）以每个功能电路的核心元件为中心，围绕它布局。
元件应均匀，整齐，紧凑地排列在PCB上，尽量减少和缩短各单元之间的引线和连线。
（3）在高频下工作的电路，要考虑元件之间的分布参数，一般电路的元件应尽可能平行排列，这样不仅美观，还可以使装焊方便，易于批量生产。
（4）位于边上的元器件，应离PCB板边缘至少2mm。
PCB板的最佳形状是矩形（长宽为3：2或4：3），板面尺寸大于200mm*150mm时，应考虑PCB板所受的机械强度。
布线技巧：（1）输入、输出的导线应尽量避免相邻或平行，最好加线间地线，以免发生反馈。
高电平信号和低电平电路不要相互平行，特别是高阻抗、低电平信号电路，应尽可能靠近低电位。
PCB板两面的导线宜相互垂直，斜交或弯曲走线，应避免平行，以减小寄生耦合。
（2）在安装电源走线时，每1-3个TTL集成电路，2-6个CMOS 集成电路，都应在靠近集成块地方设旁路电容。
（3）PCB板导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过其电流值决定。
PCB设计新手老手都适用的7个关键技巧
PCB 设计新手老手都适用的7 个关键技巧
小编相信以下七个基本技巧你都掌握了，那幺一定代表你已经走在实现快速、可靠、专业质量PCB 的道路上啦。
1. 熟悉工厂制造流程
在这个无晶圆厂IC 业者当道的时代，许多工程师其实不清楚根据他们的设计档案制造之PCB 生产步骤与化学处理工艺；这并不令人惊讶。
不过这种实作知识的缺乏，往往导致新手工程师做出不必要的较复杂设计决策。
设计真的需要那幺复杂吗？难道不能用更大的网格来进行布线，从而降低
电路板成本并提高可靠性？设计新手容易犯的其他错误，还有不必要的过小
通孔尺寸以及盲孔(blind via)和埋孔(buried via)。
那些先进的通孔结构是PCB 设计师的利器，但其有效性高度情境化(effectiveness)，它们虽然是可用的工具，但并不表示一定要使用。
PCB 设计专家Bert Simonovich 的一篇博客文章就谈到了通孔尺寸比例的问题：“长宽比6:1 的通孔，能确保你的电路板可以在任何地方生产。
”对于大
多数设计来说，只要稍加思考和规划，就可以避免那些高密度(HDI)特征并再次节省成本、提高设计的可制造性。
那些超小尺寸或单端(dead-ended)通孔进行镀铜所要求的物理学和流体力学能力，并不是所有PCB 代工厂都擅长的。
记住，只要有一个不良通孔就可以毁掉整片电路板；如果你的设计里有2 万个通孔，那幺你就有2 万次失败的机会。
不必要地使用HDI 通孔，失败率立刻飙升。
2. 电路图能简化设计任务
有时候只是设计一片简单电路板，画电路图(schematic)似乎是在浪费时。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB设计工程师最基本的技巧布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)1/2/Z0在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。
然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。
也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。
总的说来，直角走线并不是想象中的那么可怕。
至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。
当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。
2．差分走线差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。
从图1-8-15的接收端的结构可以看到，晶体管Q3,Q4的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消（I1=0），因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。
地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路，图1-8-16是单端信号和差分信号的地磁场分布示意图。
在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。
当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，见图1-8-17所示。
尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。
也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
误区二：认为保持等间距比匹配线长更重要。
在实际的PCB布线中，往往不能同时满足差分设计的要求。
由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面一个仿真结果。
从上面的仿真结果看来，方案1和方案2波形几乎是重合的，也就是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多（方案3）。
再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。
而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。
可以这么说，PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
误区三：认为差分走线一定要靠的很近。
让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。
虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。
如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。
此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0），如图1-8-19。
差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。
此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。
在一般频率（GHz以下），EMI 也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
3．蛇形线蛇形线是Layout中经常使用的一类走线方式。
其主要目的就是为了调节延时，满足系统时序设计要求。
设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。
但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。
很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。
可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。
下面是给Layout工程师处理蛇形线时的几点建议：1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。
通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3．带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。
理论上，带状线不会因为差模串扰影响传输速率。
4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5．可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。
6．高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。