数字逻辑实验指导书
数字逻辑实验指导书(multisim)(精)
实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。
2、掌握集成逻辑门的逻辑功能。
3、掌握集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构,所以称作三极管、三极管逻辑电路(Transistor -Transistor Logic 简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽,电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C,电源电压工作范围为5V±5%V,而54 系列工作环境温度规定为-55—±1250C,电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同,就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中,只要器件型号的后几位数码一样,则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广,特别对我们进行实验论证,选用TTL 电路比较合适。
因此,本实训教材大多采用74LS(或74系列TTL 集成电路,它的电源电压工作范围为5V±5%V,逻辑高电平为“1”时≥2.4V,低电平为“0”时≤0.4V。
它们的逻辑表达式分别为:图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0,全1 则1”;或门的逻辑功能为“有1则1,全0 则0”;非门的逻辑功能为输出与输入相反;与非门的逻辑功能为“有0 则1,全1 则0”;或非门的逻辑功能为“有1 则0,全0 则1”;异或门的逻辑功能为“不同则1,相同则0”。
三、实验设备1、硬件:计算机2、软件:Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试 (1测试与门逻辑功能74LS08是四个2输入端与门集成电路(见附录1,请按下图搭建电路,再检测与门的逻辑功能,结果填入下表中。
《数字逻辑》实验指导书
《数字逻辑》实验指导书四、实验提示1．74LS73引脚11是GND，引脚4是VCC。
2．D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发；3．在测试D触发器和J-K触发器时，注意CLK在按下之前和按下之后对输出Q/Q的影响。
五、实验报告要求1．根据实验内容1～4的结果作出各触发器的功能表；2．根据实验内容5的实验结果画出电路的数字波形图，并分析电路的工作原理。
5实验五计数器一、实验目的1．掌握异步计数器和同步计数器的工作原理；2．掌握集成同步十进制计数器74LSl62的功能和使用方法。
二、实验器件和设备1．双J-K触发器74LS73 2．同步4位BCD计数器74LS162 3．四2输人正与门74LS08 4．TDS-2数字电路实验系统三、实验内容1．图5-1为J-K触发器构成的3位异步二进制计数器。
输出Q2、Q1、Q0分别接LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。
2片 1片 1片 1台图5-1 3位异步二进制计数器2．图5-2为J-K触发器构成的3位同步二进制计数器。
输出Q2、Q1、Q0分别接LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。
图5-2 3位同步二进制计数器3．图5-3为集成4位同步十进制计数器74LSl62的应用图例，RCO、QD、QC、QB、QA分别LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。
四、实验报告要求1．作出实验内容1和2的功能表，并画出在连续计数脉冲下Q2、Q1、Q0的波形图；2．根据实验3的结果画出在连续计数脉冲下RCO、Q2、Q1、Q0的波形图。
图5-3 4位同步十进制计数器6实验六集成计数器的应用一、实验目的1．掌握计数器74LSl62的功能和级连方法； 2．掌握任意模计数器的构成方法。
二、实验说明1．计数器器件是应用较广的器件之一。
它有很多型号，各自完成不同的功能，供不同的需要选用。
[工学]数字逻辑实验指导书
![[工学]数字逻辑实验指导书](https://img.taocdn.com/s3/m/b319c6f85022aaea998f0fc8.png)
《数字逻辑实验指导书》实验一组合逻辑电路分析与设计一、实验目的：1、掌握PLD实验箱的结构和使用；2、学习QuartusⅡ软件的基本操作；3、掌握数字电路逻辑功能测试方法；4、掌握实验的基本过程和实验报告的编写。
二、原理说明：组合电路的特点是任何时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路的状态无关。
(一)组合电路的分析步骤：（二）组合逻辑电路的设计步骤首先根据给定的实际问题进行逻辑抽象，确定输入、输出变量，并进行状态赋值，再根据给定的因果关系，列出逻辑真值表。
然后用公式法或卡诺图法化简逻辑函数式，以得到最简表达式。
最后根据给定的器件画出逻辑图。
三、实验内容(一)组合逻辑电路分析：1.写出函数式，画出真值表；2.在QuartusⅡ环境下用原理图输入方式画出原理图，并完成波形仿真；3.将电路设计下载到实验箱并进行功能验证，说明其逻辑功能。
（必做）(二)1. 设计一个路灯的控制电路，要求在四个不同的路口都能独立地控制路灯的亮灭。
(用异或门实现)画出真值表，写出函数式，画出实验逻辑电路图。
在Quartus Ⅱ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。
（必做）要求：用四个按键开关作为四个输入变量；用一个LED 彩灯（发光二极管）来显示输出的状态，“灯亮”表示输出为“高电平”，“灯灭”表示输出为“低电平”。
2. 设计一个保密锁电路，保密锁上有三个键钮A 、B 、C 。
要求当三个键钮同时按下时，或A 、B 两个同时按下时，或按下A 、B 中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。
试设计此电路，列出真值表，写出函数式，画出最简的实验电路。
(用最少的与非门实现)。
在Quartus Ⅱ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。
（选做）(注：取A 、B 、C 三个键钮状态为输入变量，开锁信号和报警信号为输出变量，分别用F 1用F 2表示。
数字逻辑实验指导书(1)
实验一 实验箱及小规模集成电路的使用一 实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片 74LS04 六非门 1片三 实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。
（1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。
（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。
）改变输入的状态，观察发光二极管。
74LS86的接法74LS00基本一样。
表 74LS00的功能测试表 74LS86的功能测试（2）分析74LS00和74LS86的四个门是否都是完好的。
2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。
（3）利用74LS00和74LS04设计一个异或门。
画出设计电路图。
实验二译码器和数据选择器一实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS138 3线－8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三实验内容1 译码器功能测试（74LS138）芯片管脚图如图所示，按照表连接电路，并完成表格。
其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。
表2 数据选择器的测试（74LS151）按照表连接电路，并完成表格。
其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。
表选通端地址输入端 数据输入端 输出 GA 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 1 × × × × × × × × × × × 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 11111113 分别用74LS138（配合74LS20）和74LS151实现逻辑函数),,,(7421m m m m F ∑=,要求画出逻辑图。
《数字逻辑》实验指导书
《数字逻辑》实验指导书计算机科学系硬件教研室二○一三年九月实验一基本逻辑门和逻辑电路一、实验目的1．掌握TTL与非门、或非门和异或门的输入与输出之间的逻辑关系；2．掌握组合逻辑电路的基本分析方法；3．熟悉TTL小规模数字集成电路的外型、引脚和使用方法；4．初步掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。
二、实验器件和设备1．四2输入与非门74LS00 1片2．四2输入或非门74LS28 1片3．四2输入异或门74LS86 1片4．三态输出的四总线缓冲器74LS125 1片5．TDS-4数字系统综合实验平台1台6．万用表1个三、实验内容1．按图1.1测试与非门、或非门和异或门的输入和输出的逻辑关系；图1.1 基本逻辑门2．测试并分析下图1.2逻辑电路的功能。
图1.2 组合逻辑电路四、实验提示1．将被测器件插入实验台上的14芯插座中，器件的引脚7与实验台的“地(GND)”连接，引脚14与实验台的+5V连接；2．用实验台的电平开关输出作为被测器件的输入，拨动开关，则改变器件的输入电平；3．将被测器件的输出引脚与实验台上的电平指示灯连接，指示灯亮表示输出电平为1，指示灯灭表示输出电平为0；4．用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。
五、实验报告要求1．分别用真值表和电压值表的形式表示实验内容1的结果；2．用真值表的形式表示实验内容2的结果，写出电路的逻辑函数并分析其功能。
实验二译码器、编码器和数据选择器一、实验目的1．掌握译码器、编码器、数据选择器的逻辑功能和使用方法；2．掌握TTL中规模集成电路的应用方法。
二、实验器件和设备1．3-8线译码器74LSl38 1片2．8-3线优先编码器74LS148 1片3．双4选1数据选择器74LSl53 1片4．TDS-2数字电路实验系统1台5．万用表或逻辑笔1个三、实验内容1．测试3-8线译码器74LSl38的逻辑功能。
使能输入端G1、G2A、G2B和编码输入端C0、C1、C2分别接电平开关，译码输出端Y0～Y7分别接LED指示灯。
数字逻辑实验指导书(multisim)
实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。
2、掌握集成逻辑门的逻辑功能。
3、掌握集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备1、硬件：计算机2、软件：Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试 （1）测试与门逻辑功能74LS08是四个2输入端与门集成电路（见附录1），请按下图搭建电路，再检测与门的逻辑功能，结果填入下表中。
数字逻辑实验指导书(第二部分)详解
实验八 基于Quartus Ⅱ的原理图设计一、实验目的1、掌握Quartus II 集成开发环境软件原理图输入的设计流程；2、掌握74390的工作原理，学会通过Quartus II 建立原理图设计小型数字电路；3、掌握对设计进行编译、仿真的方法。
二、实验原理运用Quartus Ⅱ的原理图设计方法设计如图1-1 所示的两位十进制计数器，并对1-1 所示的十进制计数器进行功能仿真，最后生成一个独立元件。
图 1-1 两位十进制计数器原理图74390 是一个两位双计数器，其真值表见表 1-1 。
图 1-1 中的 74390 连接成两个独立的十进制计数器，计数脉冲 CLK 和使能信号 ENB 通过与门进入 74390 计数器“1”端的时钟输入 1CLK ，当 ENB 为“1”时允许计数，当 ENB 为“0”时禁止计数。
计数器 1 的 4 位输出 q[3]、q[2]、q[1]和 q[0]并行总线表示方式即 q[3..0]，由 q[1]和 q[2]通过反相器取反后与 q[0]和 q[3]通过四输入的与门构成进位信号，即当计数到 9(1001)时输出进位信号 COUNT0； COUNT0 信号进入第二个计数器的 2CLKA 端进行计数，第二个计数器的 4 位输出信号q[7]、 q[6]、 q[5]和 q[4] 并行总线表示方式即 q[7..4]，由 q[5]和 q[6]通过反相器取反后与 q[4]和 q[7] 连同 COUNT0 通过 6 输入的与门构成总的进位信号COUNT1，即当计数到99(10011001)时输出进位信号 COUNT1 。
0 0 1 0 1 50 0 1 1 0 60 0 1 1 1 70 1 0 0 0 80 1 0 0 1 9注 A：对于 BCD（十进）计数，输出 QA 连到输入 B 计数；注 B：对于 5—2 进制计数，输出 QD 连到输入 A 计数。
三、实验设备1、硬件：计算机2、软件：Quartus Ⅱ软件四、实验内容及实验步骤1．工程项目的建立（1）新建一个文件夹作为工程项目的目录一般要求不同的设计项目最好放在不同的文件夹，而同一工程的所有文件都必须放在同以文件夹中，所有文件夹和工程文件的名称都是英文字母，不要用中文，比如E：\EDA\Sample。
数字逻辑实验指导书
照附录熟识各管脚的功能。
（一）测试门电路逻辑功能
测量以上四种门的逻辑功能，输入接高低电平开关，输出接高低电平指示灯。列出
真值表，并填入测试结果，写出逻辑表达式。
（二）实现其它逻辑门的功能
1、按图 1－1 和图 1－2 组成逻辑电路。测试输出与输入的逻辑关系并列出真值
表。填写实验结果。写出表达式。
1
数字逻辑实验指导书
可见这些触发器的动作时间各异。计数器由 RD 输入负脉冲置零后，计数脉冲从 CP 端
输入，第一个计数脉冲输入后，计数器状态均为 Q4Q3Q2Q1 = 0001，随着计数脉冲的继 续输入，计数器的状态根据二进制码顺序依次递增，第十五个脉冲输入后，计数器状态
为 1111。第十六个脉冲输入后，计数器恢复起始状态 0000，并在 RD 端送出一个进位脉
（1）QA、QB、QC、QD 四个输出端分别接发光管二极管显示，CP 端接连续脉冲或单脉 冲。
（2）在 CP 端接连续脉冲，观察 CP、QA、QB、QC、QD 的波形。 （3）画出 CP、QA、QB、QC、QD 的波形。
图 3-3 异步二 — 十进制加法计数器
六、实验报告 1、画出实验内容要求的波形及记录表格。 2、总结时序电路特点。
9
数字逻辑实验指导书
实验四 电子秒表的电路实现
一、实验目的
1、学习数字电路中基本 RS 触发器、单稳态触发器、时钟发生器及计数、译码显示 等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验设备及器件
1、＋5V 直流电源 3、数字万用表 5、单次脉冲源 7、逻辑电平开关 9、译码显示器
2、双踪示波器 4、数字频率计 6、连续脉冲源 8、逻辑电平显示器 10、74LS00×2 555×1 74LS90×3
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑实验指导书目录前言...................................................................................................错误！未定义书签。
实验一通过3-8译码器实例学习Q UARTUS P RIME (1)实验二4选1多路选择器设计 (15)实验三异步清零和同步使能加法计数器设计 (17)实验四八位七段数码管显示电路的设计 (19)实验五整数分频器的设计 (22)实验六加减法运算器设计 (24)实验七状态机设计 (27)实验八设计七人表决器 (33)实验九设计四人抢答器 (35)实验十可控脉冲发生器的设计 (37)实验一通过3-8译码器实例学习Quartus一、实验目的1、通过简单的3-8译码器的设计,掌握组合逻辑电路的设计方法。
2、初步掌握Quartus软件使用方法和设计流程。
3、掌握组合逻辑电路的静态测试方法。
4、掌握远程云端硬件实验平台的使用。
二、实验原理3-8译码器顾名思义三输入，八输出。
当输入信号按二进制方式的表示值为N时，标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，即二进制0~7，所以输出端在每种组合中仅有一位为高电平。
其真值表下表所示输入输出a[2] a[1] a[0] y7 y6 y5 y4 y3 y2 y1 y00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0译码器不需要像编码器那样用一个输出端指示输出是否有效。
但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。
本例设计中没有考虑使能输入端，读者自己设计时可以考虑加入使能输入端时，程序如何设计。
三、实验内容本实验通过VHDL实现一个3—8译码器功能模块，通过改变输入a[2..0]的值,从而改变输出y0—y7的数值。
实验中信号与管脚连接见下表四、实验步骤下面将通过这个实验，向读者介绍在Quartus软件下项目文件的生成、编译、管脚分配以及时序仿真等的操作过程。
（本实验指导书使用Quartus Prime 17.1Lite 版本）1．建立工程1)选择开始菜单下或者桌面上的Quartus图标，运行Quartus软件，进入下图所示界面。
选择软件中的菜单File>New或者界面中的New 图标，选择新建New Quartus Prime Project，进入新建工程对话框。
3）点击NEXT进入工程设定对话框如下图所示。
第一个输入框为工程工作文件夹地址输入框，设定好后所有工程相关文件将统一存放在该文件夹下；第二个输入框为工程名输入框；第三个输入框为该工程的顶层文件名输入框。
本例中工程文件夹名、工程名、顶层文件名都为decoder38。
4）点击NEXT，进入工程类型对话框，选择Empty project。
5）点击NEXT，进入工程文件对话框。
在该界面下我们可以添加工程所需的文件，这里由于是新建工程故不添加任何文件。
6）点击NEXT，进入器件选择对话框，这里我们选择Family>CycloneⅣ E；Packege>FBGA；Pin count>256然后选择下方芯片EP4CE10F17C8即FPGA平台主芯片。
7）点击NEXT进入EDA工具设置对话框，如下图所示，在这里我们将仿真工具设置为ModelSim-Altera，即选择Simulation>ModelSim-Altera>VHDL。
8）点击NEXT进入工程信息汇总对话框。
该对话框汇总了本工程中所有的设置信息，确认无误后点击NEXT进入工程编辑界面。
2、Quartus Prime开发环境简介建立工程后就可以进入Quartus Prime集成开发环境（如下图所示）从图中可以看出Quartus Prime集成开发环境大致可以分为4个窗口，最左上角为工程管理窗口，包括原代码文件、约束文件和仿真测试文件的管理；左中窗口为工程流程向导，涵盖FPGA开发过程中分析、综合、管脚分配、布局布线及静态时序分析的整个流程；右边主窗口为各种文件和报表的打开窗口；最下方窗口为工程信息框，显示综合过程信息等内容。
有了以上基本认识，下面我们就来实现本实验指导书的第一个实验3-8译码器。
3、工程实现1）如下图所示，点击菜单File>New，在新建菜单下选择VHDL File。
2）在新建的文件内输入相应的设计代码，代码如下：LIBRARY IEEE;USE IEEE.std_logic_1164.ALL;ENTITY decoder38 ISPORT (a : IN std_logic_vector(2 DOWNTO 0);y : OUT std_logic_vector(7 DOWNTO 0));END decoder38;ARCHITECTURE rtl OF decoder38 ISBEGINPROCESS (a)BEGINCASE a ISWHEN "000" => y <= "00000001";WHEN "001" => y <= "00000010";WHEN "010" => y <= "00000100";WHEN "011" => y <= "00001000";WHEN "100" => y <= "00010000";WHEN "101" => y <= "00100000";WHEN "110" => y <= "01000000";WHEN "111" => y <= "10000000";WHEN OTHERS => y <= "00000000";END CASE;END PROCESS;END rtl;3）代码输入完成确认无误后，选择菜单Processing/Analyze Current File或点击编辑窗口中工具栏图标，进行HDL代码语法分析。
4）语法分析无误后，选择Processing/Start/Start Analysis & Synthesis，或者按下快捷键Ctrl+K，或者点击工具栏图标，进行HDL文件的分析和综合。
5）分析和综合完成后就可以对工程进行管脚分配。
可以利用Quartus Prime中Pin Planner进行可视化的管脚分配。
点击上方工具条中的Pin Planner图标，或者选择菜单栏中的Assignments>Pin Planner。
此时应看到如下界面在界面下方的窗口中的输入输出信号后，输入对应的FPGA 管脚标号（或将信号拖拽到上方的Package 图中对应的管脚上），并指定I/O输入输出标准。
（远程云端硬件实验平台I/O电压电流均为3.3V 2mA）。
管脚设置完成后如图，关闭Pin Planner即完成管脚分配6）管脚约束完成后，就可以指定下载所需文件的类型。
远程云端硬件实验平台下载需要.rbf类型的下载文件，该文件的生成需要在工程中设定后才可由Quartus Prime软件自动产生。
具体方法如下，首先点击菜单栏中的Assignments>Device，选择Device and Pin Options。
然后选择Programming Files，在右侧对话框中勾选Raw Binary File(.rbf)，点击OK 确认。
此时工程全编译后Quartus软件即会自动生成远程云端实验平台所需的.rbf 下载文件。
7）点击菜单栏中的Processing>Start Compilation或者图标栏中的完成整个工程的编译。
8）如果将文件下载到本地开发板，则点击菜单栏中Tools>Programmer或者图标栏的Programmer，进入硬件编程管理界面。
将Altera USB Blaster的USB端连接电脑，JTAG端连接开发板JTAG口，打开开发板电源。
将Hardware Setup选择成USB-Blaster，Mode选择成JTAG，同时选择工程文件夹下的.sof文件作为写入文件。
点击Start，将.sof文件下载到开发板上的FPGA 中，本工程完成。
五、实验报告1、进一步熟悉和理解Quartus Prime软件的使用方法和工程实现的流程。
2、仿照3-8译码器实现数字电路中最基本的与门、或门、非门及比较器、多路选择器等基本逻辑电路的VHDL代码。
实验二4选1多路选择器设计一、实验目的1、了解多路选择器设计的原理。
2、进一步熟悉Quartus Prime软件的使用方法和VHDL输入的全过程。
3、进一步掌握实验系统的使用。
二、实验原理多路选择器是数字系统设计中经常使用的模块，其特点是在选择信号控制下，输出端与确定的数据通道联通，并随数据通道的信号变化而变化。
在本实验中，我们将实现一个4选1多路选择器，因此将有一个2位的选择信号，4个数据输入信号和1个数据输出信号。
三、实验内容本实验要求通过VHDL实现一个4选1多路选择器。
通过选择信号sel[1..0]实现数据输出通路dataout在不同的数据输入通路datain0—datain3之间切换，并观察输出信号随输入信号的变化而变化。
实验中信号与管脚连接如下表四、实验步骤1、打开Quartus Prime软件，新建一个工程。
2、建完工程之后，再新建一个VHDL空白源文件。
3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，读者可参照光盘中提供的示例程序。
4、编写完VHDL程序后，保存。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。
6、编译仿真无误后，依照拨动开关、LED与FPGA的管脚连接表进行管脚分配，然后进行综合和实现。
7、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。