ESDM-1型模块化综合电子系统设计实验箱
ESD测试与整改设计参考--MM
2> ESD测试设备
1)静电放电发生器, 下图是某两种设备. 一般 打接触放电的用尖头,空气放电用圆头.
2)台式设备
试验配置: • 一个放在接地参考平面上的0.8m高的木桌, • 放在桌面上的水平耦合板(HCP)面积为1.6m *0.8m, • 垂直耦合板(VCP)面积为0.5m*0.5m, • 一个厚0.5mm厚的绝缘垫,将EUT电缆与HCP隔离. • 接地参考平面,应是一种最小厚度为0.25mm的铜或铝的 金属薄板,其它金属材料虽可使用,但它们至少有0.65mm 的厚度.接地参考平面的最小尺寸为1平米.实际的尺寸取 决于EUT的尺寸,而且每边至少应伸出EUT或耦合板之外 0.5m,并将它与保护地系统相连. • 耦合板:应采用和接地参考平面相同的金属和厚度,而且经 过每端分别设置470KΩ 的电阻与接地参考平面连接
‘器件ESD测试标准，目前此类的标准划分了整机和元器 件两个级别，前者通常列为EMC测试的一种，主要用于测 试产品在使用和维修当中耐受静电放电的能力，典型的标 准时IEC61000-4-2；后者主要用于测试元器件耐受静电的 能力，划分为HBM（human-body model人体模型）、 MM（machine model机器模型）和CDM（charged device model带电器件模型）三种模型，标准规定测试电 路和方法。典型的标准MIL883、ESDSTM5.1、 ESDSTM5.2、ESDSTM5.3.1、JESDD22-114等。主要 的标准组织包括美*标（MIL）、美国静电放电协会 （ESDA）、国际电工委员会（IEC）美国电子工业联合 会（EIA/JEDEC）、汽车电子工业协会（AEC）和国际电 子工程师组织（IEEE）等。早期的标准在上世纪六七十 年代就已形成，主要的标准基本一致，2000年后无太大变 化，目前新标准的发展以ESDA的居多 ’
ESD知识讲座
子产品制造中最普遍、最严重的危害。静电放电可能造成器件硬击穿或软击穿。 硬击穿是一次性造成器件的永久性失效，如器件的输出与输入开路或短路。 软击穿则可使器件的性能劣化，并使其指标参数降低而造成故障隐患。由于软击 穿可使电路时好时坏（指标参数降低所致），且不易被发现，给整机运行和查找 故障造成很大麻烦。软击穿时设备仍能带“病”工作，性能未发生根本变化，很
返回总目录
11
十一、认证
11-1 11-2 11-3 11-4 11-5
认证的意义 ESDA 协会 美国国家标准认证 各单位应制定一个静电放电控制方案计划 ESD控制是一个持续性系统化的工作 1/2
返回总目录
12
十二、结束语
返回总目录
13
一、什么是ESD
1 ESD名词解释
ESD是代表英文ElectroStatic Discharge即“静电放电”的意思。 ESD是上世纪中期以来形成的研究项目：
为使电子器件及产品在购买、入库、发料、检验、储存、调测和安装 等过程中免受静电危害,了解静电产生的机理和一些防止静电产生危害的 相关知识是非常必要和重要的。
电子行业中静电障害可分为两类：一是由静电引力引起的浮游尘埃的 吸附；二是由静电放电引起的介质击穿；
返回本章目录 16
2-2-1 静电吸附
在半导体元器件的生产制造过程中, 由于大量使用了石英及高 分子物质制成的器具和材料，其绝缘度很高，在使用过程中一 些不 可避免的摩擦可造成其表面电荷不断积聚, 且电位愈来愈高，
由于静电的力学效应，在这种情况下, 很容易使工作场所的浮游尘 埃吸附于芯片表面，而很小的尘埃吸附都有可能影响半导体器件的良 好性能。所以电子产品的生产必须在非常清洁的环境中操作，并且操 作人员、器具及环境必须采取一系列的防静电措施，以防止和降低静 电危害的形成。
《THDM型数电模电实验箱简介》课件讲义
3.数字实验相关部分（续）
逻辑笔位于实验箱的右 下角附近，主要用于测 试三态门，在数字实验 一中将会得到应用。
仅当直流稳压电源的+5V 控制开关打开的情况下 逻辑笔才能正常工作。
3.数字实验相关部分（续）
3.数字实验相关部分（续）
实验箱上的两个8P，4个16P，3个14P的IC 插座也在数字实验中得到应用，可以在使用 的过程中逐渐的予以掌握，这里不做过多的 陈述。
课程结束，谢谢观赏
7) 七段译码LED显示屏
8) 8P、14P、16P的IC插座
2.数字实验相关部分（续）
直流稳压电源位于实验箱的 左下角附近，用于产生和提 供±5V、±15V直流电源， 在数字电路实验中用到的为 ±5V， ±5V及±15V直流 电源分别由两个开关控制， 黑色的插孔为地。
3.数字实验相关部分（续）
2.模拟实验相关部分（续）
直流稳压电源位于实验箱的 左下角附近，用于产生和提 供±5V、±15V直流电源， ±5V及±15V直流电源分别 由两个开关控制，黑色的插 孔为地。
2.模拟实验相关部分（续）
函数信号发生器位于直流稳压电源的右侧，可以用来 产生不同频率（通过频段开关和频率调节旋钮）、不 同幅度（通过衰减开关和幅度调节旋钮）的波形（波 形选择开关）。模拟实验中用到的主要是正弦波“~”。
THDM型数电模电实验箱简介
1.概述
THDM-1型数电模电实验箱是浙江天煌生产的 一款电子技术实验设备，能完成常规的模拟 与数字电路实验，关于该产品的信息详见天 煌的网站：。 关于实验箱 的整体图片可参阅课程网站中的第一次课中 的内容。 以下仅重点介绍与本实验课程相关的部分。
国内外ESD标准及体系
• 2 MIL- HDBK－263 Electrostatic Discharge Control Handbook for Protection of Electrical and Electronic Parts, Assemblies and Equipment • 保护电气和电子元件、组件和设备（不包括电引爆器件） 的静电放电控制手册
•
• • •
•
IEC61340－5－1几个附件：附件A《测试方法》；附件B（资料性） 《电荷衰减测试方法》；附件C（资料性）《将ESD影响降为最小的 ESDS设计》；附件ZA（标准性）国际出版物与欧洲出版物的标准文 献。 4.2 美国标准体系和ESD标准 4.2.1 美国军标体系（MIL） 1 MIL--STD-1686 Electrostatic Discharge Control Program for Protection of Electrical and Electronic Parts, Assemblies and Equipment 保护电气和电子元件、组件和设备（不包括电引爆器件）的静电放电 控制大纲
• • • • • • • •
• • •
4.2.5 美国测试学会（ASTM）的ESD标准 1 ASTM D257-78—DC Resistance or Conductivity of Insulating materials 绝缘材料的直流电阻或电导 2 ASTM D991橡胶特性—导电材料产品及防静电材料体积电阻的测 试方法 3 ASTN D4470 静电起电测试方法 4 ASTM F150 导静电和静电耗散型弹性地板的测试方法 4.3 国际电工、电子工程师学会（IEEE）ESD相关标准系列 1 IEEE STD C62.38, IEEE Guide on ESD: ESD Withstand Capability Evaluation Methods（for Electronic Equipment Subassemblies） 国际电工、电子工程师学会ESD标准指南：电子设备组件静电感度评 价方法 2 ANSI/IEEE－STD－142 IEEE绿皮书（推荐使用的工业和商用电气 设备系统接地方法） 4.4 其它国家标准
ESD中文经典教材
ESD (Electrostatic Discharge) Protection in CMOS Integrated Circuits静电放电(Electrostatic Discharge, ESD) 是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress EOS) 破坏的主要因素。
这种破坏会导致半导体元件以及电脑系统等，形成一种永久性的毁坏，因而影响集成电路(Integrated Circuits, IＣs) 的电路功能，而使得电子产品工作不正常。
而静电放电破坏的产生，多是由于人为因素所形成，但又很难避免。
电子元件或系统在制造、生产、组装、测试、存放、搬运等的过程中，静电会积累在人体、仪器、储放设备等之中，甚至在电子元件本身也会积累静电，而人们在不知情的情况下，使这些物体相互接触，因而形了一放电路径，使得电子元件或系统遭到静电放电的肆虐。
如何才能避免静电放电的危害呢？除了加强工作场所对静电积累的控制之外，必须在电子产品中加入具有防患静电放电破坏的装置。
首先必需考量这额外装置的效能，如何处理才能达到有效防护的功用。
而这装置应放在何处？以及在工业上的大量应用中，如何才是最省成本的设计方式？这些问题都应一一处理及考虑。
在防护装置的设计上，从加强集成电路本身对静电放电的耐受能力上着手，可以解决晶片包装后，组装、测试、存放、搬运等所遭遇到大多数静电放电的问题。
目前半导体集成电路以互补式金氧半导体(CMOS)技术为主，在本网路中即针对CMOS集成电路之静电放电防护技术作深入的介绍。
第一章简介(Introduction)在互补式金氧半(CMOS)集成电路中，随着量产工艺的演进，元件的尺寸已缩减到深次微米(deep-submicron)阶段，以增进集成电路(IC)的性能及运算速度，以及降低每颗晶片的制造成本。
但随着元件尺寸的缩减，却出现一些可靠度的问题。
在次微米技术中，为了克服所谓热载子(Hot-Carrier)问题而发展出LDD(Lightly-Doped Drain)工艺与结构;为了降低CMOS元件漏极(drain)与源极( source)的寄生电阻(sheet resistance) Rs与Rd，而发展出Silicide工艺;为了降低CMOS元件栅级的寄生电阻Rg，而发展出Polycide工艺;在更进步的工艺中把Silicide与Polycide一起制造，而发展出所谓Salicide工艺。
ESD防护基础知识
接受防静电知识培训和教育是对每位员工的基本要求，是减少静 电危害的根本方法和途径之一 所有人员进入EPA前必须穿好防静电工作服和防静电工作鞋，已配发 工作帽的还必须戴好工作帽（将头发盘绕到工帽内，要求头发不等外 露） 。无防静电工作鞋的，必须穿防静电拖鞋；工作服外部严禁携带除 工卡和笔之外的金属物件和塑料物件；更换工作服应在指定地点进行，不 允许在生产现场穿、脱工作服。 防静电工作服、工作鞋等要勤洗勤换，建议洗换频次1次/周，员工 着装工衣、工鞋、工帽无破损污秽现象。
材料的电特性－人体
最容易产生静电 对地能储存电荷 人在走动时产生静电 产生15千伏的静电很常见 产生35千伏的静电是可能的，但不常见
彩煌通信技术有限公司
材料的电特性－静电耗散材料
电子在材料的表面可以自由移动，但移动的速 率由于电阻而受到控制 如果被接地，电荷将被缓慢的释放掉 体电阻≥1x104～＜1x1010Ω
聚乙烯层
• Antistatic • 可热压封口 • 耐拉 • 良好绝缘强度
耐磨涂层 或 dissipative 涂层
聚酯层 • 耐拉 • 外形稳定（不变形） • 良好绝缘强度 • 耐击穿
彩煌通信技术有限公司
防静电采用标识
底色:黄色 Arial Narrow粗体,42磅 Arial Narrow粗体,46磅
思考：导体电阻小，更易释放物体上的静 电，为何不选用导体作为静电耗散材料？
彩煌通信技术有限公司
静电耗散材料－抗静电包装袋
Antistatic 包装袋
• 常被称为“粉红塑胶袋” • 聚乙烯填入控制材料或涂层 • 加入粉红色素以方便和非防静电 材料进行区分 • 有无静电和散电功能，但没有屏
CMOS芯片的ESD保护电路设计
随着CMOS集成电路产业的高速发展，越来越多的CMOS芯片应用在各种电子产品中，但在电子产品系统的设计过程中，随着CMOS工艺尺寸越求越小，单位面积上集成的晶体管越来越多，极大地降低了芯片的成本，提高了芯片的运算速度。
但是，随着工艺的进步和尺寸的减小，静电释放(ESD)，Elecyro Static Discharge)问题变得日益严峻。
据统计，在集成电路设计中大约40%的失效电路是ESD问题造成的。
MOS晶体管是绝缘栅器件，栅极通过薄氧化层和其他电极之间绝缘。
如果栅氧化层有较大的电压，会造成氧化层击穿，使器件永久破坏。
随着器件尺寸减少，栅氧化层不断减薄，氧化层能承受的电压也不断下降，引起氧化层本征击穿的电场强度约为1 X 107V/cm。
如栅氧化层厚度是50 nm 则可承受的最大电压约50 V，当栅氧化层厚度减少到5 nm，则所能承受的最大电压约为5 V。
因此外界的噪声电压容易引起栅击穿。
特别是外界各种杂散电荷会在栅极上积累，由于MOS 晶体管的栅电容很小，只要少量的电荷就能形成很大的等效栅压，引起器件和电路失效，这就是ESD 问题。
例如，人体所带的静电荷可产生高达几kV的电压，在80%的湿度情况下，人走过化纤地毯可能产生1.5 kV静电压。
ESD对CMOS集成电路的损伤，不仅会引起MOS器件栅击穿，还可能诱发电路内部发生闩锁效畸应。
另外，静电释放产生的瞬时大电流可能造成芯片局部发热，损害器件和电路。
在一般的条件下，ESD不会导致器件即时失效，它往往潜伏在集成电路器件中，这种存在有潜在缺陷的器件在使用时容易失效。
特别是在深亚微米CMOS工艺中，由于溥栅氧化层的击穿电压较低，必须加入有效的在片ESD保护电路以箝位加到内部电路栅氧化层上的过充电压。
1 ESD放电模式与设计方案电路的输入或输出端与电源和地之间的ESD应力有4种模式在集成电路中和外界相连的输入、输出端子比内部器什更容易受到ESD损伤。
SG-110A电子实验室成套设备(实验模块配置透明模块)
SG-110A电子实验室成套设备（实验模块配置透明模块）一、产品的特点：实验台具有较完善的安全保护措施，较齐全的功能。
实验桌中央配有通用电路板，电路板由进口ABS注塑而成，背面装有压铸而成九孔成一组的铜片，表面布有九孔成一组相互联通的插孔，创新实验元件模块在其上任意拼插成实验电路。
实验元件制成透明创新模块，直观性好，盒盖印有永不褪色元件符号，线条清晰美观。
盒体与盒盖采用较科学的压卡式结构，维修拆装方便。
元器件放置在实验桌下边左右柜内，大大提高了管理水平，规划化程度，大大减轻了教师实验准备工作。
二、实验台及操作桌结构：1．实验台外壳尺寸：123×35×20cm2．单相保险座3．单相电源输入指标4．总开关：实验台电源总开关，带漏电、过载保护5．试验按钮：试验漏电开关漏电功能6．电源输入指示1只7．电源输出指示1(绿)8．接线座2只：B单元交流低压电源输出9．电表(2A)：B单元交流电流指示10．旋钮：B单元3-24V交流低压选择输出11．开关：C单元双路直流稳压电源开关12．旋钮：C单元双路Ⅰ路稳流调节13．旋钮：C单元双路Ⅱ路稳流调节14．接线座2只：C单元Ⅰ路直流稳压输出15．险座：C单元双路稳压电源保险16．表4只：双路稳压电源电压、电流指示17．线座：D单元直流5V稳压输出18．电表：D单元电流0.5V输出指示19．开关1：控制各低压交流电、信号源20．开关2：控制E单元交直流调压电源21．电表：E单元交流电压输出指示22．接线座4只：E单元交流、直流输出口23．旋钮：E单元0～240V电压调节24．插座：G单元220V输出插座25．旋钮：音频功率放大器音量调节26．接线座2只：音频信号输入27．按钮：单次脉使能开关28．接线座3只：单次脉冲输出口29．液晶屏：显示输出频率、波形、及波形输出衰减值30．频率调节模块：数字式键盘输入所需的波形频率31．波形先择模块：数字式键盘输入所需的波形32．波形输出口：输出选择的波形33．波形输出幅度调节：细调波形输出幅度34．方波占空比调节：调节方波输出占空比35．直流偏置调节：调节波形输出直流偏置36．智能型功率表、功率因数表37．实验桌面尺寸：160×70cm38．通用电路板：规格35×90cm，元件盒在其上任意拼插进行实验39．储存板：放置元件盒40．左储存柜：放置储存板（带门锁）41．抽屉：放置常用工具42．右储存柜：放置储存板（带门锁）43．示波器：型号不限（用户自备）44．工具三、实验台主要技术指标：1、输入工作电源：单相输入2、输出电源及信号A单元：单相220V输出B单元：交流3、6、9、12、15、18、24VC单元：双路恒流稳压电源（具有过载及短路保护功能），二路输出电压都为0～30V，内置式继电器自动换档，由多圈电位器连续调节，使用方便，输出最大电流为2A，具有预设式限流保护功能。