三路抢答器设计

河北联合大学2010级本科课程设计

三路抢答器的设计

姓名：徐来立

学院：电气工程学院

专业：10表2

学号：7

指导教师：刘丽萍

2012年12 月11日

目录

第一章实验目的 (3)

第二章设计要求与内容 (4)

第三章设计及原理 (5)

3.1 总体方案设计 (5)

3.1.1 设计思路 (5)

3.1.2 总电路框图 (5)

3.2 各模块设计方案及原理说明 (5)

3.2.1 抢答电路 (5)

3.2.2 倒计时电路 (9)

第四章电路仿真 (12)

4.1 抢答电路 (12)

4.2 倒计时电路 (12)

第五章收获、体会和建议 (15)

附录 (15)

1.总电路图 (15)

2.元件引脚图 (16)

3.元器件清单 (19)

4.参考文献 (20)

第一章实验目的

通过三路数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555 电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。

第二章设计要求与内容

〖基本要求〗

利用数字电路设计—三路抢答器，要求：

1）允许三人参加，并且有锁定功能，用LED 实现最先抢答的队员号码，系

统设置外部清除键，按动清除键，LED 显示器自动清零灭灯。

2）数字显示功能：数字抢答器定时为30S，启动开启键以后要求

I）定时开始；

II）扬声器要短暂报警；

III）发光二极管亮灯；如果在30S 内抢答有效，计时结束，30S 内抢答无效，系统短暂报警，发光二极管灯灭

〖提高要求〗

1）按钮到控制中心距离20M

2）计分显示。可以进行加/减分

第三章设计及原理

3.1 总体方案设计

3.1.1设计思路

①本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功

能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。

②当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答

者的组别，也可以用发光二极管直接指示出组别。

③在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按

下开始抢答按钮后，开始进行30 秒倒计时，此时，若有组别抢答，显示该组别并使抢答指示灯亮表示“已有人抢答”；当计时时间到，仍无组别抢答，则计时指示灯灭表示“时间已到”，主持人清零后开始新一轮抢答。

3.1.2 总电路框图

图3-1 总电路框图

3.2各模块设计方案及原理说明

3.2.1 抢答电路

此部分电路主要完成的功能是实现三路选手抢答并进行锁存，同时有相应发

光二极管点亮和数码显示。使用优先编码器74LS148 和锁存器74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编

号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S 置于"清除"端时，RS 触发器的R、S 端均为0，4 个触发器输出置0，使74LS148 的优先编码工作标志端＝0，使之处于工作状态。当开关S 置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148 的输出经RS 锁存后，CTR=1,RBO =1, 七段显示电路74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝1，使74LS148 优先编码工作标志端＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的此时由于仍为CTR＝1，使优先编码工作标志端＝1， 5 所以74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48 译码器使抢答组别数字显示1-3。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。原理图如下：

图3-2 抢答模块原理图

RS 触发器：

1. 保持状态。当输入端接入S‘= R’=1 的电平时，如果基本SR 触发器现态Q =1、Q‘=0，则触发器次态Q =1、Q‘=0；若基本SR 触发器的现态Q =0、Q’=1，则触发器次态Q =0、Q‘=1。即S’= R‘=1 时，触发器保持原状态不变。

2. 置0 状态。当S‘=1，R‘=0 时，如果基本SR 触发器现态为Q =1、Q’=0，因R‘=0，会使Q’=1，而Q‘=1 与S’=1 共同作用使Q 端翻转为0；如果基本SR 触发器现态为Q =0、Q‘=1，同理会使Q =0，Q’=1。只要输入信号S ‘=1，R’=0，无论基本SR 触发器的输出现态如何，均会使输出次态置为0 态。

3. 置1 状态。当S‘=0、R’=1 时，如果触发器现态为Q =0、Q‘=1，因S’=0，会使G1 的输出端次态翻转为1，而Q =1 和R‘=1 共同使G2 的输出端Q’=0；同理当Q =1、Q‘=0，也会使触发器的次态输出为Q =1、Q’=0；只要S ‘=0、R’=1，无论触发器现态如何，均会将触发器置1。

4. 不定状态。当S‘=R’=0 时，无论触发器的原状态如何，均会使Q =1，Q‘=1。当脉冲去掉后，S‘和R‘同时恢复高电平后，触发器的新状态要看G1 和G2 两个门翻转速度快慢，所以称S’=R‘=0 是不定状态，在实际电路中要避免此状态出现。基本RS 触发器的逻辑图、逻辑符号和波形图如图3-3 所示。