7、 数电综合设计实验数字钟(1)
数字电子实训数字钟的设计(6位)
内容摘要电子产品的研发日新月异，不仅是在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。
说明数字时代已经到来，而且渗透于我们生活的方方面面。
就拿我们生活的实例来说明一下“数字”给我们带来的便捷。
下面就以数字钟为例简单介绍一下，数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。
而且能对时、分、秒准确校时，这是普通钟所不及的。
与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。
与旧式钟表相比它更适用于现代人的生活。
这学期恰好遇上学校的《专业基础》课程设计，题目是数字钟的设计。
因而在所学专业的基础上做了以下课程设计。
希望给大家带来方便的同时，使自己对所学专业有进一步的了解！关键词：数字钟；校时；时间显示；定时目录一、数字钟设计的基本概要 1二、数字钟的原理框图 2三、数字钟电路的设计 3四、电路功能测试以及常见问题解决本法 12五、总结体会 13六、致谢 14七、参考文献 15一、数字钟设计的基本概要1.1数字钟设计的目的该数字钟具有基本功能和扩展功能两部分。
其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。
扩展功能部分则具有：仿广播电台整点报时、自动报整点时数的功能。
数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。
这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。
在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。
并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。
1.2数字钟设计的功能要求（一）基本功能：（1）时的计时要求为“24翻1”，分和秒的计时要求为60进制（2）准确计时，以数字形式显示时，分，秒的时间（3）校正时间（二）扩展功能：（1）仿广播电台整点报时功能；（2）自动报整点时数；二、数字钟的原理框图根据设计要求，可建立数字钟系统组成框图，如图（1）所示，数字钟电路系统由主体电路和扩展电路两大部分组成，其中，主体电路完成数字钟的基本计数功能，扩展电路完成数字钟的定时、整点报时扩展功能。
数电数字电子时钟设计
数字电子时钟设计姓名何旭光学号313107010106年级2131专业自动化系（院）信息工程指导教师蒋龙云2015年7月7日课程设计任务书设计题目：数字电子时钟课程设计功能描述：（1）显示天、时、分、秒。
（2）可以24小时制（3）可以显示30天（4）具有正点报时功能。
设计目的：数字电子钟是一种用数字电路技术实现天、时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
本设计采用74LS160、带有译码器的数码管和适当的门电路构成,可实现对天、时、分、秒等时间信息的采集和较时功能地实现。
设计一个数字计时器，可以完成00：00:00:00到29:23:59:59的计时功能，并在控制电路的作用下具有初始化功能。
能进行正常的天时分秒计时功能。
分另由八个个数码管实现天时分秒的计时。
同时实现报时。
通过proteus 软件平台，设计含天、小时、分钟、秒钟显示功能的数字时钟。
目录一、前言 (4)二、设计任务 (5)1.设计思路 (5)2 .设计方案 (5)2.1 时间脉冲产生电路 (6)2.2 计数电路 (7)2.2.1 秒位计数电路 (7)2.2.2 分位计数电路 (8)2.2.3 时位计数电路 (8)2.2.4 天位计数电路 (9)2.3 译码显示电路 (10)2.4 报时电路 (11)2.5 初始化电路 (12)三、完整电路 (13)四、调试 (15)五、心得体会 (15)附录Ⅰ：元器件明细表 (16)附录Ⅱ：参考文献 (17)一、前言所谓数字钟，是指利用数电电路构成的计时器。
相对机械钟而言，数字钟能达到准确计时，并显示天、时、分、秒，同时能对该钟进行调整。
在此基础上，还能够实现整点报时的功能。
设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。
(完整)数电课程设计数字电子钟的设计与制作
(完整)数电课程设计数字电子钟的设计与制作编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)数电课程设计数字电子钟的设计与制作）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整)数电课程设计数字电子钟的设计与制作的全部内容。
一、设计目的数字电子技术是工科专业的一门专业基础课，该课程理论与实践联系密切，系统性强,课程设计是本课程教学中必不可少的环节，通过设计可以使学生初步掌握基本的数字电路设计方法和技能,进一步加深对数字电子技术课程的理解，掌握数字电子系统的组成和设计方法以及系统的调试方法,熟悉常用数字芯片的功能及使用方法,为后续课程的学习奠定坚实基础。
二、设计任务1、用给定的数字集成电路设计制作一个数字电子钟。
2、基本功能:具有时、分、秒计时功能，用六位数码管和LED显示“XX：XX：XX"（最大显示23：59：59），要求计时准确,能够调整时间。
除电源外其它部分均需自行设计制作。
3、扩展功能:有整点报时功能;时分秒之间的间隔符“：”按秒跳动。
三、设计要求基本要求：1、根据给定的器件设计电路,画出电路原理图，仿真实现所设计功能.2、制作实际电路并测试,用自己设计的秒脉冲源作计时脉冲，+5V电源由实验室提供。
要求制作工艺良好，电路能正常稳定工作。
3、写出设计总结报告，除报告封面和电路图可以打印外，其它内容均必须手写（复印、打印的一律不及格）。
扩展要求：完成扩展功能四、所需元器件及材料IC：CD4518三块、CD4040、CD4060、CD4081各一块、CD4543六块,DIP16IC插座12个；其他器件：共阴数码管(CL5011AH）6个，红色LED4个，石英晶振32768HZ一个，电阻220Ω44个，220K、10M各1个，51P瓷片电容2个,轻触开关4个，8针接插件3个，4针接插件1个，9cm＊15cm万能板两块、红、黑色导线各1卷，黄、蓝色导线各2卷、焊锡2卷。
数字电路数字时钟课程实验报告
数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。
采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。
其电路图如下：译码器译码器译码器时计数器分计数器秒计数器校时电路秒信号发生器图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。
利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。
其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
数电课程设计报告(数字时钟)
课题三、数字电子钟设计一：设计要求：（1）、准确计时，以数字形式显示时、分、秒的时间。
（2）、小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。
（3）、具有快速校准时、分、秒的功能。
二：总体参考方案该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。
计数器输出经译码器送显示器。
计时出现误差时可以用校时电路进行较时、校分、校秒。
三：单元电路设计1. 秒脉冲发生器用555定时器构成秒脉冲发生器如图3.1所示图3.1 555定时器构成的秒脉冲发生器1.1555定时器555的工作原理它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器C1同相比较端和低电平比较器C2的反相输入端的参考电平为2VCC/3和VCC/3。
C1和C2的输出端控制RS触发器状态和放电管开关状态。
当输入信号为低电平时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于VCC/3时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。
Vco是控制电压端（5脚），当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01微法的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。
T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路.图3.1.1 555定时器的电路结构及其引脚图3.1.2 555电路的引脚功能2. 秒、分、时计数器秒、分计数器分和秒计数器都是模数M=60的计数器，其计数规律为00---01---…58---59---00…选74LS161作十位及个位计数器，再将它们级联组成模数M=60的计数器.图2.1 秒、分计时器图2.2 74LS161引脚图管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET*SR PE CET CEP工作模式L X X X RESET (Clear)清零H L X X LOAD (Pn Qn)置数H H H H COUNT (Increment)计数H H L X NO CHANGE (Hold)保持（不变）H H X L NO CHANGE (Hold)保持（不变）图2.3 74LS161选择开关方式真值表时计数器时计数器是一个“24翻1”的特殊进制计数器，即当数字钟运行到24时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中的计时规律。
数字电路设计数字钟实验设计报告
数字电路设计数字钟实验设计报告数字钟实验设计报告摘要：数字钟由一个主要由数字电路设计的微处理器、低成本的时钟源和多种兼容的表盘等组成的装置，可以测量出精确的时间。
本报告描述了数字钟的方案设计，其中包括微处理器的软件设计，硬件设计和驱动电路设计，以及可靠性测试和实验结果等。
最终，测试结果表明，本设计的数字钟可以准确地传递时间信息，从而实现准确度高、功耗低、复杂性低和结构简单的数字钟特性。
关键词：数字钟，微处理器，低成本时钟源，表盘1 绪论随着科技的发展，数字钟越来越普及，在生活中得到了广泛的应用。
数字钟可以有效地表达时间信息并实现精确的控制，可以帮助我们更加准确的了解世界的运行。
但是数字钟仍然是一个相对复杂的系统，牵涉到许多小细节设计，用户需要一定的技术能力来搭建和使用。
本文针对性地介绍了一种面向数字钟的设计方案，针对该方案中的微处理器硬件设计和软件设计，以及低成本的时钟源设计和相应的表盘的驱动电路设计，在此基础上介绍可靠性测试以及实验结果回顾。
2 方案及实现2.1 微处理器硬件设计本次实验采用元件有：PIC16F886 、将军F01A-A 、 LAB-04 、 BIN-24等，出差控制器为PIC16F886。
PIC16F886具有良好的抗干扰性，提供快速响应，是一款可靠的单片机芯片，同时还支持模拟、模数和数字信号处理功能。
为确保实验数据的准确性，PIC16F886还使用了可编程IO（PIO）和数字输入/输出的能力。
PIO的特点是可以用作模拟输入和输出，PIO的引脚IEB可以用作输出或输入，可以有效提高微处理器的运行效率。
2.2主软件设计PIC16F886系统由8个模块组成，包括数据存储模块、数字I/O模块、控制模块、输出模块、TC/RC计数器模块、比较器模块、运算放大器模块和系统复位块。
本次实验采用元件的低成本的时钟源，将实时时钟信号输入到芯片，通过微处理器可编程IO模块将实时时钟转换为精确的时钟信号，然后将精确的时间信息输出到表盘。
数电综合设计实验数字钟
用2片74LS90组成24进制计数器
QD QC QB QA
S9(1) 74LS90 R0(1)
S9(2) CPB CPA R0(2)
计数范围为 00～23
QD QC QB QA
S9(1) 74LS90 R0(1)
S9(2) CPB CPA R0(2)
CP
R0（1）、R0（2）同 时为1，输出 清0
三、设计与仿真阶段 （1）电路方框图； （2）详细的电路原理图； （3）元器件的引脚图及功能； （4）电路工作原理的说明； （5）元器件清单（必须是实验室已有的元器件）；
关于“理论设计”的三种情况： 一、自己参考有关资料独立进行设计；
二、消化理解参考资料上有关课题的电路原理及详 细电路图，并在此基础上有一些自己的改进或增加 部分功能电路；
三、完全复制资料上或其他同学的电路，不作任何 消化理解，对电路工作原理“一问三不知”；
不允许出现第三种情况！！！
四、安装与调试阶段 验收时要有调试记录和测试结果。 关于“调试方法”：做到： （1）接线正确，可靠； 常见错误：接线错误、面板接触不良 （2）供电电源大小、极性正确； 常见错误：电源大小不对、极性不正确或根本没有供
用2片74LS90组成24进制计数器
十位
个位
QD QC QB QA S9(1) 74LS90 R0(1) S9(2) CPB CPAR0(2)
QD QC QB QA S9(1) 74LS90 R0(1) S9(2) CPB CPA R0(2)
CP
CP
100进制计数器,计数范围: 00~99。
利用100进制计数器可构成小于100的任意进制计数器。
六、设计举例：多功能数字钟的设计 任务与要求： 1． 设计一个具有“时”、“分”、“秒”显示的数 字钟； 2． 具有校时功能； 3． 具有整点报时功能； 4． 具有定时闹钟功能； 5． 秒信号产生电路采用石英晶体构成的振荡器
数电课设--数字钟的设计
数电课设--数字钟的设计摘要：该设计主要是设计一种基于数字电路实现的数字钟，用于显示当前时间，同时设计一个简单的时间调整系统来实现对数字钟的时间调整。
本设计实现了数字钟的时间显示、时间调整等功能，具有简单、实用等优点。
关键词：数字钟、计数器、时间调整系统一、引言数字钟是一种时钟显示设备，它可以在显示面板上显示当前时间，数字钟的普及改变了人们观念上的关于时间知识的变革。
本课设就是要通过设计一个数字钟，来综合应用我们所学的数字电路知识，通过数字电路的设计实现时间的显示及调整。
二、数字钟的设计原理数字钟的设计离不开计数器和定时器，计数器的作用是进行计数操作，进而对时间进行处理，定时器的作用是用来控制计数器的计数和复位，使其能够按照固定的时间序列不断进行计数。
数字钟的显示部分采用数码显示管显示当前时间，数码显示管显示的时间单位有小时、分钟和秒。
三、数字钟的设计方案数字钟的设计方案可以分为两部分，一部分是计数器及定时器的设计，另一部分是时间调整系统的设计。
下面分别进行介绍。
（一）计数器及定时器的设计计数器采用7474型D触发器进行设计，二进制计数器采用模8计数模式，带有异步复位功能。
其中，D触发器的Vcc接+5V电源，GND接地，CLK接定时器的输出，D接Q的输出，Q接下一级触发器D端。
计数器采用8253/8254型定时器，应该根据标准时钟的频率和预置值计算计数器的频率和复位时间。
时间调整功能通常是通过8255接口芯片实现。
（二）时间调整系统的设计时间调整系统通过单片机实现，主要实现以下功能：上下键切换修改时间单位、按键快速调整修改时间数字、按键高频稳定范围设置、判断闹钟是否开启、日历选择等。
四、数字钟的实现数字钟的实现可以参考实验教材进行，实现前需要明确以下几点：1. 根据实际需求确定数字钟的参数：例如显示的时间格式，以及是否需要设置闹钟等。
2. 设计好数字钟的原理图，并选择适合的元件进行接线。
3. 进行电路调试和测试，对电路进行稳定性测试等。
数字钟实验报告5篇范文
数字钟实验报告5篇范文第一篇：数字钟实验报告数字钟实验报告班级：电气信息i类112班实验时间：实验地点：指导老师：目录一、实验目的-----------------3二、实验任务及要求--------3三、实验设计内容-----------3(一)、设计原理及思路3（二）、数字钟电路的设计--------------------------4(1)电路组成---------4(2)方案分析---------10(3)元器件清单------11四、电路制版与焊接---------11五、电路调试------------------12六、实验总结及心得体会---13七、组员分工安排------------19一、实验目的：1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。
2．学习和掌握数字钟的设计方法及工作原理。
熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。
3．了解pcb板的制作流程及提高自己的动手能力。
4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。
5．初步学习手工焊接的方法以及电路的调试等。
使学生在学完了《数字电路》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。
二、实验任务及要求1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。
2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。
3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。
4.根据经济原则选择元器件及参数；5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。
三、实验设计内容1、设计原理及思路 3．1数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路3．2原理分析数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。
数字逻辑电路课程设计__数字钟1
数字逻辑课程设计姓名:学号:班级：计102指导老师:2012-05-20数字钟简要说明数字钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。
计时有24h和12h两种。
当接通电源或数字钟走时出现误差，都需要对数字钟作手动时分秒时间校正。
一。
任务与要求设计任务：设计一个具有整点报时功能的数字钟要求：1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。
2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。
4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。
5、画出框图和逻辑电路图。
功能：1、计时功能：要求准确计时，以数字形式显示时、分、秒的时间。
小时的计时要求为“12翻1”。
2、校时功能：当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。
校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种。
“快校时”是通过开关控制，使计数器对1Hz 的校时脉冲计数 。
“慢校时”是用手动产生单脉冲作校时脉冲。
3、仿广播电台整点报时：每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。
二、设计方案 电路组成框图：图1 数字钟电路组成框图数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。
其主要功能为计时、校时和报时。
利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。
秒、分、时之间采用同步级联的方式。
开关S1和S2分别是控制分和时的校时。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
R0(1)
R0(2)
S9(2)
CP
计数范围为 00～23 R0（1）、R0（2）同 时为1，输出 清0
用2片74LS90组成60进制计数器
方法1：采用 6 X 10 :
用一片74LS90组成六进制计数器 先接成十进 制计数器
过渡 状态 问题： 进位信号如何产 生?波形如何？
QD QC QB QA S9(1) S9(2) CPB CPA R0(1) R0(2)
即用十位的QB 和个位的QC送R0(1) 和 R0(2)， 这样，计数范围变为 00～23，即24进制计数器
用2片74LS90组成24进制计(1) 74LS90 R0(1) R (2) S9(2) CPB CPA 0 CP
QD QC QB QA S9(1) 74LS90 CPB CPA CP R0(1)
1秒
晶体振荡器
32768Hz
1
1
uo
32768分频电路
秒脉冲
R1 10M
石英晶体
C2 32768Hz 20P
C1 5-50P
振荡器中的非门和分频电路通常 由一块集成电路CD4060（14位二进 制串行计数器）实现。
振荡器中的非门和分频电路通常由一块 集成电路CD4060（14位二进制串行计数器） 实现。
不允许出现第三种情况！！！
四、安装与调试阶段 验收时要有调试记录和测试结果。
关于“调试方法”：做到： （1）接线正确，可靠； 常见错误：接线错误、面板接触不良 （2）供电电源大小、极性正确； 常见错误：电源大小不对、极性不正确或根本没有供电。 （3）采用的集成电路是好的；
常见错误：集成电路已坏，引脚连接错误、引脚所加电平 不正确等。
定时闹钟功能：
（1）利用多片比较器实现，预置时间为二进制数。
（2）利用多片BCD码译码器实现，预置时间为十进 制数。
谢 谢 各 位!
其它功能的设计
校时功能；整点报时功能；定时闹钟功能。
整点报时功能：
（1）利用分位60进制计数器的进位信号。
（2）利用比较器或集成门实现。
蜂鸣器 （3）实现“整点为几报几下”。
单稳态
触发器
（4）要求在差10秒为整点时产生每隔1秒鸣叫1次的 响声：共叫5次，每次持续1秒，前4声为低音500Hz， 后1声为高音1KHz. 用集成门可实现。
S9(2)
R0(2)
100进制计数器,计数范围: 00~99。
利用100进制计数器可构成小于100的任意进制计数器。
用2片74LS90组成24进制计数器
QD QC QB QA
S9(1) S9(2)
QD QC Q B QA S9(1)
74LS90
CPB CPA
R0(1) R0(2)
74LS90
CPB CPA
综合设计性实验 多功能数字钟的设计
一、 实验过程 A) B) 理论设计与仿真阶段； 电路安装与调试阶段；
C)
撰写实验报告阶段。
二、应达到的基本要求
n
n n n
独立完成实验的理论设计与仿真；
学会查阅技术手册和文献资料； 进一步熟悉常用集成电路的使用方法和电子仪器的 使用方法； 初步掌握电路的调试技能和故障排除方法；
（4）掌握基本的调试方法、故障查找及排除方法。
常见错误：不使用万用表或示波器。
五、 综合设计性实验报告的主要内容 1. 设计任务与要求；
2.
3. 4. 5.
设计方案和单元电路工作原理；
电路调试过程及调试记录； 实验结果讨论与分析； 完整的电路原理图。
六、设计举例：多功能数字钟的设计
任务与要求： 1． 设计一个具有“时”、“分”、“秒”显示的数 字钟； 2． 具有校时功能； 3． 具有整点报时功能； 4． 具有定时闹钟功能； 5． 秒信号产生电路采用石英晶体构成的振荡器
石英晶体 C2 4MHz
R1=R2=0.7-2k C1=0.01F 耦合电容
石英晶体的固有谐振频率
实际应用中，为了改善 输出波形和增强带负载能力， 通常还在Uo输出端再加一级 反相器。
C2=10pF 防止寄生振荡产生。
电路形式二：
晶体振荡器 32768Hz
2分频电路（共15个）
2
2
2
共32768分频 CP
CP 计数脉冲
方法2：采用整体反馈清零构成60进制计数器：
(1)首先将每片74LS90连接成8421BCD码的10进 制计数器；
(2)然后将低位片的进位信号QD送给高位片 的CPA，从而串接成100进制计数器； (3)在此基础上，采用“整体反馈清零”或 “整体反馈置数”方法构成小于100的任意进 制计数器。
n
撰写实验报告；
三、设计与仿真阶段 （1）电路方框图； （2）详细的电路原理图； （3）元器件的引脚图及功能； （4）电路工作原理的说明；
（5）元器件清单（必须是实验室已有的元器件）；
关于“理论设计”的三种情况： 一、自己参考有关资料独立进行设计；
二、消化理解参考资料上有关课题的电路原理及详 细电路图，并在此基础上有一些自己的改进或增加 部分功能电路； 三、完全复制资料上或其他同学的电路，不作任何 消化理解，对电路工作原理“一问三不知”；
60进制计数器 秒信号产生电路
60进制计数器
用2片74LS90（290/390）组成24进制计数器
方法:
首先将每片74LS90构成十进制计数器；
然后级联组成100进制计数器； 最后采用“整体反馈清零”方法实现：
0
1
2
......
23
00000000
00000001 00100011
......
(00100100为 过渡状态)
问题： 能否用2片74LS161分别组成24和60进制计 数器？
秒脉冲产生电路的设计：
（1）采用555定时器构成多谐振荡器：
缺点：频率不准确。
（2）采用石英晶体振荡器：
优点：振荡频率准确，电路结构简单。
常用电路形式：两种。
电路形式一： R1 C1 1 A 1 R2
uo
分频电路
秒脉冲
输出方波uO的频率 =
实现（4M Hz或32768 Hz）。
共阴极数码管与74LS48或CD4511搭配！
小时显示 00~23小时 数 码 管 显 示 译 码 器
分显示 00~59分
秒显示 00~59秒
7 a~g
CD45 11
CD45 11
CD45 11
CD45 11
CD45 11
CD45 11
QD~QA
24进制计数器
CD4060
1 1 14级计数器
12脚应接地
3脚Q14： 输出2Hz Q8 14 3 Q9 CLR CP1 CP0 11 6 Q7 10 7 Q4 CP0 9 8 Vss
11
石英晶体
10
VDD Q10 C1 16 15 1 2
C2
32768Hz
13 12 CD4060 4 5 Q6 Q5
Q12 Q13 Q14