Allegro布线重要事项
Allegro Layout注意事项
Allegro Layout 注意事项：一、导入结构图，网络表。
根据要求画出限制区域ROUTE KEEPIN, PACKAGE KEEPIN,（一般为OUTLINE内缩40mil），PACKAGE KEEPOTU，ROUTE KEEPOUT(螺絲孔至少外扩20 mils); 晶振,电感等特殊器件的MOAT区。
二、布局，摆元器件。
设置W/S 走线规则三、画出板边ANTI ETCH，在ROUTE KEEPIN之内每一层画20MIL的环板GND Shape（电源层Shape板边比GND层内缩40 MIL）四、布线1、特殊信号走线：泛指CLOCK、LAN、AUDIO 等信号（此区块的处理请一次性完成，不要留杂线）A、进出CHIP(集成电路芯片) 的TRACE要干净平顺B、进出Connector 时要每一颗EMI零件顺序走过C、Connector的零件区内走线，Placement净空（只出不进）2、高速信号走线：泛指FSB、DDR、等信号A、表层走线尽量短，绕等长时以内层为主。
B、走线需注意不可跨PLANE ，不可进入大电流的电感、MOS区及其它电路区块（MOAT）C、走高速线区块时，顺手把附近的杂线，POWER、GND VIA 引出D、请看Guideline 处理走线（避免设置时的失误）3、BGA走线注意事项：A、BGA走线一律往外走（如需内翻时请先告知），走线预留十字电源通道。
BGA中以区块走线的方式，非其本身的信号不要进入。
B、当BGA的TRACE 在经过特殊信号处理，及BUS线处理等过程后整个BGA已完成2/3的走线时，可将剩余的所有TRACE引出BGA，以完成BGA区域处理。
C、BGA走线清完后，请CHECK 于GND PLANE 的BGA区，CHECK PLANE是否过于破碎、导通不足，请调整OK4、CLK信号走线：A、CLK 信号必须用规定的层面和线宽走线、长度符合要求，走线时应少打VIA（一个网络信号一般不多于2个）、少换层，不能跨PLANEB、CLK信号输出先接Damping电阻（阻抗匹配），再接电容（滤除噪声），再由电容接出C、CLK线要尽量远离板边（>300MIL），应避免在SLOT槽、BGA等重要组件中走线D、CLK Generator下方要净空，下方通常每层会铺GND SHAPE，并打GND VIA，CLK Generator的GND PIN可以内引接到SHAPE上，5、SHAPE 注意事项：A、板上大电流信号的SHAPE （例如：+VBAT、+VAC_IN、、、等），此为进入板内的主电源，线宽要足够大，请尽量保持SHAPE 宽度，如有其它信号在上面打VIA，注意VIA方向，不要使SHAPE 在VOID 后过于破碎，影响信号导通。
allegro布线技巧
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB布线有单面布线、双面布线及多层布线。
布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。
必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。
一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。
并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。
1 电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。
所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：众所周知的是在电源、地线之间加上去耦电容。
单单一个电源层并不能降低噪声，因为，如果不考虑电流分配，所有系统都可以产生噪声并引起问题，这样额外的滤波是需要的。
通常在电源输入的地方放置一个 1 ～ 10μF 的旁路电容，在每一个元器件的电源脚和地线脚之间放置一个 0.01 ～ 0.1μF 的电容。
allegro教程之基本规则设置布线规则设置线宽及线间距的设置
A l l e g r o教程之基本规则设置布线规则设置线宽及线间距的设置-CAL-FENGHAI.-(YICAI)-Company One1在PCB设计过程中，需要通过设置各种规则，以满足各种信号的阻抗。
比如，常用的高速差分线，我们常控的100欧姆，那么到底走多宽的线以及差分线之间的间距到底是多少，才能满足设计要求的100欧姆阻抗呢本文就对 Allegro 种的基本规则设置做一个详细的讲解。
注：本文是基于 Allegro 15 版本的。
对于16版本不适用。
首先需要打开规则管理器，可通过以下三种方式打开：一、点击工具栏上的图标。
二、点击菜单Setup->Constraints三、在命令栏内输入 "cns" 并回车打开的规则管理器如下：在最上面一栏有一个On-line DRC，这是对画板过程中不停检测是否违反规则，并可产生DRC。
一般我们都默认开启。
可以实时查看产生的 DRC 错误，并加以修正。
接下来的 Spacing rule set 是对走线的线间距设置。
比如对于时钟线、复位线、及高速查分线。
我们可以再这里面加一规则，使其离其它信号线尽可能的远。
Physical(lines/vias)rule set 是针对各种物理规则设置，比如线宽，不同信号线的过孔等。
例如我们可通过电源网络的设置，使其默认线宽比普通信号走线更粗，已满足走线的载流能力。
现针对一个时钟及电源，分别设置间距规则和物理规则。
首先筛选网络，对于需要设置线间距规则的网络赋上 Net_Spacing_Type 属性、而对于需要设置线宽规则的网络赋上 Net_Physical_type 。
而对于即要线间距和线宽规则约束的网络，可将Net_Spacing_Type 及Net_Physical_type 属性同时赋上。
本例针对的时钟网络，只需要对其赋上Net_Spacing_Type ，方法如下：点击菜单 Edit->Properties然后在右侧 Find 一栏中选择 Nets 。
Allegro-PCB布局
Allegro PCB布局孙海峰完成电路原理图设计绘制、元件封装创建以及原理图网表导入PCB这一系列操作后，就要开始进行PCB的布局布线了，这是PCB板设计的主要工作。
其中PCB布局是EDA设计的重要环节，在PCB设计过程中，正确的电路板元件布局，及正确的布线方向可以有效地防止噪声干扰。
PCB布局主要有两种方式，交互式布局和自动布局，设计者通常时在自动布局的基础上以交互式布局进行调整。
布局的具体流程，是这样的：1、布局准备，包括绘制PCB板框、确定机构件（定位孔、对接孔等）位置、标注重要网络（电源、地等）；2、进行布局，根据原理图布局，可以自动布局，也可以手动布局；3、布局后的检查，包括检查元件空间上是否冲突、是否排列整齐等操作。
接下来，就来看看PCB时如何进行布局的。
一、创建电路板进行电路板设计之前，需要首先确定电路板的尺寸、板层、材料等基本要求，而后才能在电路板上进行布局布线等操作。
建立电路板有两种方式，即：手动建立方式和向导建立方式。
下面分别来说明这两种建立方式。
1、手动建立电路板（1）建立新的PCB项目文件：在PCB Editor工作界面上执行File/New命令，在弹出的New Drawing对话框中选择Board来进行电路板设计来建立电路板设计，并确定文件路径和名称如下图。
（2）基本设置：执行Setup/Design Parameters命令，在弹出的Design Parameter Editor对话框中设定进行页面的基本设置。
（3）建立电路板外框：执行Add/Line命令，Options窗口中选择Board Geometry、Outline以及画线方式，则可以进行电路板外框的绘制了。
当然也可以在命令窗口输入命令，来进行外框的精确绘制。
例如下图，通过输入一系列命令后，得到尺寸精确地电路板外框。
（4）安装电路板机构件（安装孔、对接孔等）：电路板外框画好后，要放置电路板机构件，执行Place/Manually命令，弹出Placement对话框，在Adanced Settings选项卡中勾选Library，如下图。
allegro布线的注意事项
A. 创建网络表1. 网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。
2. 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。
保证网络表的正确性和完整性。
3. 确定器件的封装（PCB FOOTPRINT）．4. 创建PCB板根据单板结构图或对应的标准板框, 创建PCB设计文件；注意正确选定单板坐标原点的位置，原点的设置原则：A. 单板左边和下边的延长线交汇点。
B. 单板左下角的第一个焊盘。
板框四周倒圆角，倒角半径3.5mm。
特殊情况参考结构设计要求。
B. 布局1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性(锁定)。
按工艺设计规范的要求进行尺寸标注。
2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。
根据某些元件的特殊要求，设置禁止布线区。
3. 综合考虑PCB性能和加工的效率选择加工流程。
加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。
4. 布局操作的基本原则A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．D. 相同结构电路部分，尽可能采用“对称式”标准布局；E. 按照均匀分布、重心平衡、版面美观的标准优化布局；F. 器件布局栅格的设置，一般IC器件布局时，栅格应为5--20 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于5mil。
allegro中bga走线技巧
一、概述在PCB设计中，BGA（Ball Grid Array）封装是一种常见的封装类型，其走线技巧对于保证电路的稳定性和可靠性至关重要。
而Allegro软件作为一款专业的PCB设计软件，其在BGA走线技巧方面拥有丰富的功能和经验。
本文将结合Allegro软件，介绍BGA走线的相关技巧。
二、BGA走线的特点1. 焊球密集：BGA封装的焊球数量通常非常密集，要求在有限的空间内进行走线，因此在BGA走线时需要考虑如何合理利用每个焊球的连接。
2. 短丝走线：BGA封装内部的焊球通常距离很近，需要进行较短的走线以连接相邻的焊球，走线难度大。
3. 平面层分布受限：由于BGA封装的封装形式，平面层的分布受到限制，需要合理设计BGA的平面层连接。
三、BGA走线的技巧1. 使用阵列方式布局BGA焊盘。
将BGA焊盘布局为规整的阵列，有助于统一焊盘的位置，使得整体布线更加有规律。
2. 使用相对短的走线连接相邻焊盘。
尽量利用相对短的走线来连接相邻的焊盘，可以减少走线的长度，提高信号的传输速率和稳定性。
3. 均匀分布信号线。
在BGA走线时，尽量将信号线均匀地分布在BGA焊盘周围，可以有效减少信号线的堆积，提高整体的走线效率。
4. 合理进行平面层连接。
由于BGA走线时平面层的分布受限，需要合理设计平面层连接方式，使得平面层的连接更加稳定可靠。
四、Allegro中BGA走线的操作1. 创建BGA焊盘阵列。
在Allegro中可以通过BGA Wizard等工具快速创建BGA焊盘的阵列布局，便于后续的走线操作。
2. 使用自动布线工具。
Allegro提供了丰富的自动布线工具，包括差分对、信号完整性等功能，可以帮助工程师快速完成BGA走线，提高工作效率。
3. 使用多层布线功能。
Allegro软件中的多层布线功能可以帮助工程师更好地利用PCB多层结构，进行BGA走线，提高走线的密度和稳定度。
五、总结在PCB设计中，BGA走线是一个相对复杂的问题，需要工程师具备一定的经验和技巧。
allegro走线规则
allegro走线规则Allegro是一种电子设计自动化 (EDA) 软件工具，在PCB设计中有着广泛的应用。
在使用Allegro进行PCB布线时，遵循一些走线规则对于保证电路板的性能和可靠性非常重要。
下面是一些参考内容，总结了Allegro中常见的走线规则。
1.走线方向：在Allegro中，走线时通常优先考虑水平或垂直方向的路径。
这有助于保持信号线的长度一致，并减少信号串扰的风险。
通过优先考虑水平或垂直方向的路径，可以减少线路的弯曲和拐角，提高布线的整体效果。
2.保持合理的线宽和距离：在进行层间走线时，通常需要根据电流、信号类型和允许的电路板尺寸来选择合适的线宽。
线宽太窄可能会导致过大的电阻、电流密度过高和信号功耗过高，而线宽太宽可能会占用过多的空间，并增加板上的串扰风险。
同样，走线时需要保持适当的线距，以减少相邻线路之间的串扰。
3.避免信号跳过卡槽/过孔：在Allegro中，卡槽和过孔常被用于穿越电路板的信号线。
然而，在走线时，有时候需要避免信号线跳过这些卡槽或过孔。
这是因为卡槽和过孔可能导致信号串扰或其他电磁干扰，影响电路传输的可靠性。
所以，在走线过程中，需考虑信号线的路径，避免其与卡槽或过孔相交。
4.设置绕线规则：在Allegro中，可以设置绕线规则来避免信号线与其他元件或区域的接触。
绕线规则可以帮助自动绕线工具绕过指定的区域，确保连接的准确性和稳定性。
这对于在拥挤的电路板设计中避免线路交叉和冲突非常有用。
5.电源和地线：在布线中，电源线和地线的走线规则也需要特别注意。
为了确保供电和地线的稳定性，它们在走线时通常需要使用较大的线宽。
此外，电源和地线应尽量短，以减少串扰和功率损耗。
如果电源和地线需要跨越较远的距离，可以考虑使用填充层或者增加地线的厚度来提高走线效果。
6.分析和验证：在走线过程中，可以使用Allegro提供的分析和验证工具来检查线路的连通性、电信号完整性和电流容量等。
分析和验证工具可以帮助发现潜在的问题，提前解决布线中的错误，并确保设计满足要求。
Allegro对BGA封装布线
Allegro对BGA封装布线Allegro对BGA封装布线由于S3C2410或者2440是采用的BGA封装，看了网上专门有BGA封装的电子资料，是介绍规则的，但是我感觉做起来非常麻烦，所以就觉得是否可以采用最直接的办法使用allegro的扇出功能呢？首先是设置通孔，这个在约束条件管理器中设置点击物理规则(physical rule set)设置中的Set values一定注意这个地方的设置如果你想采用的过孔没有出现在左边的方框内，请查看是否正确设置了user preference设置中的Design_paths中的psmpath和padpath，我是把自己放置通孔的路径增加进去了。
这种方式是最直接修改过孔的办法，另一种是在过孔以后使用tools->padstack->replace 功能来替换，那个比较麻烦。
还是设置约束规则比较好。
设置好了通孔我们就用扇出功能，在Route点击Fanout By Pick，这时可以右键鼠标选择setup 对扇出进行设置，然后选中s3c2410/2440，此时就会看到扇出后的效果了感觉很漂亮而且符合BGA布线的规则，即发射形状，不过最外边的那一排不需要扇出，所以在菜单Edit->delete，然后在过滤Find中只选择Clines和Vias，一般是把四周最外边的三排全部删除了，也可以在布线的同时修整扇出，现在开始对其进行布线了，不过根据布线的走向和密度我决定先从通孔引出到封装外部再进行群组走线，点击Route-Connect,一定要注意右边Options中的Bubble选择正确，如果是Shove preferred（推挤前面的）就会把相邻的布线给挤掉了，如果选择Hug preferred（拥抱前面的）就会在邻近的布线时出现合并现象，这也是不允许的，如果是Off就不会自动避开相近的布线，而Hug only就只是靠近或者拥抱相邻的布线不会出现合并，所以在这里选择Hug preferred。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1：零件制作
1.1：smd PAD单边加大0.3MM，两边加大0.3*2
1.2：dip pad单边加大0.3MM，两边加大0.3*2
1.3：dip pad上下层都需要soldermask
1.4: smd PAD TOP层soldermask&pastemask
1.5：smd PAD&dip pad需要有1PIN表示
1.6：dip pad 1PIN需要做方型
1.7：金手指需要全部开窗
1.8：零件的高度:机构中会告诉你零件的高度位置，如果没有零件高度，那么机壳就会碰到，所以需要零件高度
1.9：零件摆放的重要性:零件摆放的决定电源的流向性是否通常，以及线路信号的连接性是否干净整洁
2.0：文字表达:文字的表达，方便焊接工人的焊接，以及后续修理工的维修
2:走线规则
2.1走直线，并且拐弯用45度，
2.2：不可以从零件的肚子中间穿线，如电容，电阻，IC，等，（电源或PAD间距比较小的）
2.3：不要有多余线头或VIA
2.4：电源线需要都比常规线宽
2.5：VIA不可以打在PAD上面
3:LAYOUT 步骤
3.1：按照SPEC制作零件
3.2：按照客户提供的XLS，PDF，DXP等制作DSN（网路信号）
3.3：导入客户提供的DXP（机构），部分可能只是提供长宽尺寸（金手指部分用0.2圆角）ROUTE KEEPIN ALL请做0.2MM
3.4：打开一个新的ALLGERO，将路径（SETUP）指向需要的零件位置
3.5：IMPORT （NET.TXT或ALLEGRO文件）
3.6：PLACE MANULLY 拿出菜单中所有NETIN进去的零件
3.7：将零件放进客户所提供的固定位置，（需要看清楚放在TOP还是BOT）
3.8：rule设置，将客户提供的线宽，线距提前设置进去，（杂线一般使用0.15MM），LOGIC-ASSIGN DIFFERENTIAL PAIR设置配对走线
3.9：请优先将重要线LAYOUT，如：（DIFF，CLK，USB，SATA，PCIE，等。
4.0：阻抗线一定要包地，500MIL内打VIA过滤
4.1：一跟线尽量不要超过打3个VIA（包括杂线，不要把VIA打在弯折处）
4.2：阻抗线不要跨切割线
4.3：FPC板需要用圆弧来弯折
4.4：拉完线以后，如果有很多空余的地方，请铺上GND SHAPES
4.5：1 PIN表示请做好，文字层和PIN表示请字体使用同样大小
4.6：金手指部分用SHAPES的形式开做SOLDERMASK，VIA不需要开SOLDERMASK
4.7：全部做完后请检查SETUP-DRAWING OPTIONS，要求里面全部绿灯（可等会有特殊原因）
4.8：设置出图底片（ARTWORK）
4.8.1：首先需要将转孔转出来，（NC-DRILL）
4.8.2：ARTWORK中需要设置走线，转孔，SOLDERMASK，文字层，OUTLINE。