常用逻辑电路
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
逻辑门电路基础知识讲解
+VCC RP
& L1
L
&
L2
+5V 270Ω
&
OC门进行线与时，外接上拉电阻RP的选择： （1）当输出高电平时，
RP不能太大。RP为最大值时要保证输出电压为VOH（min）， 由
得：
+VCC RP
&
VOH
II H &
…… ……
II H
n
m
&
II H
&
（2）当输出低电平时， RP不能太小。RP为最小值时要保证输出电压为VOL（max）， 由
1 1
33
D
A
31
T1A
T22A T22B
13
T1B
B
L
3
1
2T3
A
≥1
R3
B
(a)
(b)
L=A+B
3．与或非门
R1A
R2
R1B
1
+V CC R4
3
T2 4
1 1
33
D
A1
31
T1A
T22A T22B
13
T1B
B1LA2源自B2312T3 R3
4．集电极开路门（ OC门）
在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑， 称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。
低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V
四、TTL与非门的带负载能力
八种逻辑门电路真值表
以下是八种逻辑门电路的真值表：1. 与门（AND）：所有输入为高时，才会有输出高。
真值表如下：* 输入A
* 输入B
* 输出Y
* 0
* 0
* 0
* 0
* 1
* 0
* 0
* 1
* 1
* 1
2. 或门（OR）：所有输入为低时，才会有输出低。
真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
* 0
* 0
* 1
* 1
* 1
* 0
3. 非门（NOT）：逆转输入的高低状态。
真值表如下：
* 输入A
* 输出Y
* 0
* 1
4. 与非门（NAND）：所有输入为高时，才会有输出低。
真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
* 1
* 0
* 1
* 1
5. 或非门（NOR）：所有输入为低时，才会有输出高。
真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
* 0
6. 异或门（XOR）：输入相同时输出为低，否则为高。
真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
7. 同或门（XNOR）：与异或门相反。
输入相同时输出为高，否则为低。
真值表如下：
8. 与门的逻辑符号为AND，或门的逻辑符号为OR，非门的逻辑符号为NOT，与非门的逻辑符号为NAND，或非门的逻辑符号为NOR，异或门的逻辑符号为XOR，同或门的逻辑符号为XNOR。
数字逻辑电路大全
G1
DI
1
EN
EN
1
DO
EN
G2
总线
A2
B2
EN2
D I / DO
A3
B3
E N3
总线 & G1 EN & G2 EN
& G3 EN
七、TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。
LABC
A
31
2T 2 截 止
Vo
B
T1
C
饱和
3 3 .6 V
1
2T 3
0 .3 V
R e2
截止
1 kΩ
二、TTL与非门的开关速度
1．TTL与非门提高工作速度的原理 （1）采用多发射极三极管加快了存储电荷的消散过程。
iB 1
R b1
4k Ω
+ VC C Rc2 1. 6kΩ
3 .6 V
A B C
1
1
3 .6 V
R e2
1K
+ VC C（ + 5 V ） R c4 1 30 Ω
3
T2 4 截 止
D截止
Vo 3 0 .3 V 2T 3 饱和
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的 电流较小，可以忽略，所以VB4≈VCC=5V ，使T4和D导通，则有：
C
+ VC C（ + 5 V ）
组合逻辑门电路
组合逻辑门电路几种常见的简单组合门电路一、与非门在与门后面接一个非门就构成了与非门。
A B A·B Y=A·B0 0 0 10 1 0 11 0 0 11 1 1 0从真值表可看出，与非门的逻辑功能是：“全1出0，有0出1”逻辑函数式：二、或非门在或门后面接一个非门，就构成或非门。
A B A+B Y=A+B0 0 0 10 1 1 01 0 1 01 1 1 0从真值表可看出，或非门的逻辑功能是：“全0出1，有1出0”逻辑函数式：三、与或非门把两个或两个以上的与门的输出端接到一个或门的各个输入端，便构成了一个与或门，其后再接一个非门，就构成了与或非门。
A B C D Y0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 11 0 0 1 11 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 0从真值表、逻辑函数可看出，与或非门的逻辑功能是：当输入端中任何一组全为1时，输出即为0,；只有各组输入都至少有一个为0时，输出才能为1.逻辑函数式：Y=AB+CD四、异或门A B Y0 0 00 1 11 0 11 1 0逻辑函数式：Y= 或或Y=A○+B从逻辑函数式及真值表可看出，异或门的逻辑功能是：当两个输入端的状态相同（都为0或都为1）时输出为0；反之，当两个输入端状态不同（一个为0，另一个为1）时，输出端为1。
五、同或门A B Y0 0 10 1 01 0 01 1 1逻辑函数式：Y=或Y=A○·B从逻辑函数式及真值表可看出同或门的逻辑功能是：当两个输入端的状态相同（都为0或都为1）时输出为1；反之，当两个输入端状态不同（一个为0，另一个为1）时，输出端为0。
简单的逻辑电路
或门
当至少一个输入信号为高 电平时，输出信号为高电 平；否则，输出信号为低 电平。
非门
输入信号和输出信号的状 态相反。
逻辑门电路的作用
实现逻辑运算
实现数据传输和处理
逻辑门电路可以用于实现各种逻辑运 算，如与、或、非等，从而实现数字 信号的处理和控制。
在数字通信和计算机系统中，逻辑门 电路可以用于实现数据传输和处理的 逻辑控制。
应用
在数字系统中，与门常用 于实现逻辑控制、数据传 输等。
或门电路
功能
只要有一个输入为高电平，输出 就为高电平。
描述
或门电路可以用于实现逻辑加法操 作，当任一输入为1时，输出就为1。
应用
在数字系统中，或门常用于实现逻 辑控制、数据传输等。
非门电路
功能
输入与输出状态相反。
描述
非门电路可以用于实现逻辑非操作，当输入为0时， 输出为1；当输入为1时，输出为0。
ERA
分立元件实现方式
分立元件
逻辑门电路最初是通过使用单个电子管或晶体管等分立元 件实现的。每个逻辑门由单独的元件组装而成，需要大量 的焊接和调试工作。
优点
由于没有使用集成电路，因此不存在热噪声和信号延迟问 题。
缺点
体积庞大，功耗高，可靠性差，成本高。
集成电路实现方式
01 02
集成电路
随着集成电路技术的发展，逻辑门电路被集成在一块芯片上，大大减小 了体积和功耗。集成电路中的逻辑门由多个晶体管和其他元件集成在一 起实现。
简单的逻辑电路
BIG DATA EMPOWERS TO CREATE A NEW
ERA
• 逻辑门电路的基本概念 • 常见的逻辑门电路 • 逻辑门电路的应用 • 逻辑门电路的实现方式 • 逻辑门电路的性能参数 • 逻辑门电路的发展趋势和展望
常用逻辑电路
② 当 CP = 0 时， G3、G4 门封锁，触发器状态为 CP 下降前 瞬间存入触发器的数据 D，故同步 D 触发器又称数据锁存器。
第三节 触发器
（3）真值表
D 0 1
n+1
Q
状态 0 1
功能说明 置0 置1
（4）逻辑符号
第三节 触发器
三、边沿触发器
只在 CP 脉冲的上升沿或下降沿动作的触发器。
DB DA
。
C = 0，B 端数据 DB 通过 G2 引 到 A 端，即
DA DB
。
第二节 逻辑门电路
2．OC 门 （1）电路结构 ① 普通门电路 VT2 管是 VT1 管的集电极 负载。 当 VT1 管截止，VT2 管导 通时，输出高电平。
当 VT1 管导通，VT2 管截止时，输出低电平。 ② OC门电路 将 VT1 的集电极负载全部去掉， 即集电极开路（OC）。对应CMOS 管 称为 OD 门。
EN 1 EN EN 011
2
3
时，G2、
G3 呈高阻状态， G2、G3 与总线隔
离，G1 将输入信号 A1 送到总线。只
要控制各个门的 分时为 0，就可 EN 以把各个门的输出信号分时送到总 线且互不干扰。这种连接方式叫做 总线结构。
第二节 逻辑门电路
② 实现数据的双向传输
C = 1，A 端数据 DA 通过 G1 送 到 B 端，即
第二节 逻辑门电路
二、特殊输出结构的门电路
1．三态门
（1）使能端高电平有效
① 电路结构 使能端高电平有效三态门结构示意图如图所示。
第二节 逻辑门电路
② 工作原理
EN 为 1 时，开关 S 闭合，非门正
常工作，输出 Y A 。 EN 为 0 时，开关 S 断开，输出端 Y 与电路内部断开，非门不 能实现其逻辑功能，输出端呈高阻抗（简称高阻）。 EN 为 0 时称为禁止状态。 三态门的输出具有高电平、低电平和高阻三种状态。 ③ 电路符号
基本逻辑门电路
=2V。
D(1 .4V,0.3V)
2 .0
1 .5
E(3 .6V,0 .3V)
1 .0
（5）阈值电压Vth——电压传输V O L特（ m a性x ）0 .5的0过.4V 渡区D 所对应的E 输入电
压
，
即
决
定
电
路
截
止和
导
通
的分
界线 Vo (V ) 0 .5
，1 .0
也1 .5
是2 .0
决2 .5
定输出 3 .0 3 .5 4 .0
1 1
33
D
A
31
T1A
T22A T22 B
13
T1 B
B
L
3
1
2T3 R3
A ≥1 B
L=A+B
3．与或非门
R1 A
R2
R1B
1
+V CC R4
3
T2 4
1 1
33
D
A1 A2
31
T1A
T22A T22B
13
T1 B
B1 B2
3
L
1
2T3 R3
4．集电极开路门（ OC门）
在工程实践中，有时需要将几个门的输出端并联使用，以实现与 逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。
所以该电路满足与非逻辑关系，即： LABC
D1
A
D2
B
C
D3
R 3kΩ
P D4
D5 1
R1 4.7kΩ
+VCC（+5V）
Rc 1kΩ
3
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常用逻辑电路
在逻辑电路中，输入和输出只有两种状态，即高电平和低电平。
通常以逻辑“1”和“0”表示电平高低。
1、与门
是一个能够实现逻辑乘运算的、多端输入、单端输出的逻辑电路。
逻辑解释：
即如右边图所示，当开关A与B当中只有全部闭合（即为高电平1）时，才会有输出（即灯泡才会亮）所以在与门电路中，只有输入的全部条件为高电平“1”时输会有输出。
2、或门
是一个能够实现逻辑加运算的、多端输入、单端输出的逻辑电路。
逻辑解释：
即如右边图所示，当开关A与B当中只要有一个开关闭合（即为高电平1）时，就会有输出（即灯泡才会亮）所以在或门电路中，只要输入的为高电平“1”就会有输出。
语言表达为：“有1出1，全0出0”。
3、非门
是一个能够实现逻辑非运算的、单端输入、单端输出的逻辑电路。
非就是反，就是否定，也就是输入与输出的状态总是相反。
逻辑解释：
如右边图所示，当开关K断开时灯亮，开关闭合时灯灭。
如以开关断开为灯亮，开关接通为灭为结果，则开关K与灯泡的因果关系为非逻辑关系。
语言表达为：“有0出1，有1出0”。
复合逻辑门电路：
4．与非门
将一个与门与一个非门联接起来就构成了一个与非门。
根据与门和非门的逻辑功能，可以列出与非门逻辑关系真值表。
其逻辑功能的特点是：“当输入全为1，输出为0；只要输入有0，输出就为1”。
5．或非门
将一个或门与一个非门联接起来就构成了一个或非门。
根据或门和非门的逻辑功能，可以列出与非门逻辑关系真值表。
其逻辑功能的特点是：
“当输入全为0，输出为1；只要输入有1，输出就为0”。
6．异或门
异或门只有两个输入端和一个输出端，。
其逻辑功能的特点是：“当两个输入端一个为0，另一个为1时输出为1，当两个输入端均为1或均为0时，输出为0”。
真值表如下：
异或门的作用是：把两路信号进行比较，判断是否相同。
当两路输入信号不同，即一个为高电平，一个为低电平时，输出为高电平。
反之当两个输出端信号相同时，即为高电平或低电平时，输出为低电平”。
触发器：
触发器是计算机记忆装置的基本单元，它具有把以前的输入‘记忆’下来的功能，一个触发器能储存一位二进制代码。
下面我们简单的来介绍计算机中常用的几中触发器。
1．R-S 触发器
R-S 触发器的逻辑符号如下图所示，它有两个输入端，两个输出端。
其中，S 为置位信号输入端，R 为复位信号输入端；Q
和Q 非为输出端。
规定Q 为高、Q 非为低时，该触发器为1状态；反之为0状态。
其真值表如下。
2．D 触发器
D 触发器又称数据触发器，它的逻辑符号如下图所示，R 、S 分别为强制置0、置1端，触发器的状态是由时钟脉冲CLK 上升沿到来时D 端的状态决字。
当D=1时，触发器为1状态；反之为0状态。
其真值表如下
3．J-K触发器
J-K触发器的逻辑符号如下，R、S分别为强制置0、置1端。
K为同步置0输入端，J 街?输入端。
触发器的状态是由时钟脉冲CLK下降沿到来时J、K端的状态决定，其真值表如下
J-K触发器的逻辑功能比较全面，因此在各种寄存器、计算器、逻辑控制等方面应用最为广泛。
但在某些情况，如二进制计数、移位元、累加等，多用D 触发器。
由于D触发器线路简章，所以大量应用于移位寄存器等方面。
寄存器：
寄存器是由触发器组成的，一个触发器是一个一位寄存器。
多个触发器就可以组成一个多位的寄存器。
由于寄存器在计算机中的作用不同，从而被命名不同，常用的有缓冲寄存器、移位寄存器、计数器等。
下面我们就简单的来介绍下这些寄存器的电路结构及工作原理。
1．缓冲寄存器
它是用来暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆单元中去，下图是一个并行输入、并行输出的4位缓冲器的电路原理图，它由4个D触发器组成。
启动时，先在清零端加清零脉冲，把各触发器置0，即Q端为0。
然后，把数据加到触发器的D输入端，在CLK时钟信号作用下，输入端的信息就保存在各触发器中（D0~D3）。
2．移位寄存器
移位寄存器能将所储存的数据逐位向左或向右移动，以达到计算机运行过程中所需的功能，请看下图
启动时，先在清零端加清零脉冲，使触发器输出置0。
然后，第一个数据D0加到触发器1的串行输入端，在第一个CLK脉冲的上升沿Q0=Q0，Q1=Q2。
Q3=Q0。
其后，第二个数据D1加到串行输入端，在第二个CLK脉冲到达时，Q0=Q1，Q1=Q0，Q2=Q3=0。
以此类推，当第四个CLK来到之后，各输出端分别是Q0=Q3，Q1=Q2，Q2=Q1，Q3=Q0。
输出数据可用串行的形式取出，也可用并行开式取出。
3．计数器
计数器也是由若干个触发器组成的寄存器，它的特点是能够把存款在其中的数据加1或减1。
计数器的种类也很多，有行波计数器、同步计数器等，下面我们就以行波计数器向大家作个介绍。
下图就是一个由J-K触发器组成的行波计数器的工作原理图。
这种计数器的特点是：第一个时钟脉冲促使其最低有效位加1，使其由0变1；第二个时钟脉冲促使最低有效位由1变0。
同时推动第二位，使其由0变1；同理，第二位由1变0时又去推动第三位，使其由0变1，这样有如水波前进一样逐位进位下去。
上图中各位的J、K输入端都是悬浮的，这相当于J、K输入端都是置1淖刺锤魑欢即τ谧急阜淖刺Ｖ灰敝勇龀灞哐匾坏剑钣冶叩拇シ⑵骶突岱碤由0
转为1或由1转为0。
上图中的这个计数器是4位的，因此可以计0~15的数。
如果要计更多的数，需要增加位数，如8位计数器可计0~255的数，16位则可计0~65535的数。
4．三态门（三态缓冲器）
为减少信息传输线的数目，大多数计算机中的信息传输线均采用总线形式，即凡要传输的同类信息都走同一组传输线，且信息是分时传送的。
在计算机中一般有三组总线，即数据总线、地址总线和控制总线。
为防止信息相互干扰，要求凡挂在总线上的寄存器或内存等，它的传输端不仅能呈现0、1两个信息状态，而且还应能呈现第三种状态——高阻抗状态（又称高阻状态），即此时好像它们的输出被断开，对总线状态不起作用，此时总线可由其它器件占用。
三态门即可实现上述的功能，它除具有输入输出端之外，还有一控制端，请看下图。
当控制端E=1时，输出=输入，此时总线由该器件驱动，总线上的数据由输入数据决定；
当控制端E=0时，输出端呈高阻抗状态，该器件对总线不起作用。
当寄存器输出端接至三态门，再由三态门输出端与总线连接起来，就构成三态输出的级冲寄存器。
如下图所示就是一个4位的三态输出缓冲寄存器。
由于这里采用的是单向三态门，所以数据只能从寄存器输出到数据总线。
如果要实现双向传送，则要用双向三态门。
在这里有个问题问下大家，前面我们已把触发器，寄存器的概念跟大家讲解了一下，那么触发器、寄存器、内存，这三者之间是一个什么样的关系呢？答：通过前面的学习，我们知道触发器是计算机记忆装置的基本单元，一个触发器能储存一位二进制代码。
寄存器是由触发器组成的。
一个触发器就职一个一位的寄存器，多个触发器就可以组成一个多位的寄存器。
内存是由大量寄存器组成的，其中每一个寄存器就称为一个存储单元。
它可以存放一个有独立意义的二进
制代码。