半导体晶体缺陷

半导体晶体缺陷
半导体晶体缺陷

半导体晶体缺陷

创建时间:2008-08-02

半导体晶体缺陷(crystal defect of semiconductor)

半导体晶体中偏离完整结构的区域称为晶体缺陷。按其延展的尺度可分为点缺陷、线缺陷、面缺陷和体缺陷,这4类缺陷都属于结构缺陷。根据缺陷产生的原因可分为原生缺陷和二次缺陷。从化学的观点看,晶体中的杂质也是缺陷,杂质还可与上述结构缺陷相互作用形成复杂的缺陷。一般情况下,晶体缺陷是指结构缺陷。

点缺陷(零维缺陷)主要是空位、间隙原子、反位缺陷和点缺陷复合缺陷。

空位格点上的原子离开平衡位置,在晶格中形成的空格点称为空位。离位原子如转移到晶体表面,在晶格内部所形成的空位,称肖特基空位;原子转移到晶格的间隙位置所形成的空位称弗兰克尔空位。

间隙原子位于格点之间间隙位置的原子。当其为晶体基质原子时称为自间隙原子,化合物半导体MX晶体中的白间隙原子有Mi、Xi两种。

反位缺陷化合物半导体晶体MX中,X占M位,或M占X位所形成的缺陷,记作M

X ,X

M

点缺陷的复合各种点缺陷常可形成更复杂的缺陷,空位或间隙原子常可聚集成团,这些团又可崩塌成位错环等。例如硅单晶中有:双空位、F中心(空位-束缚电子复合体),E中心(空位-P原子对),SiO

2团(空位-氧复合体),雾缺陷(点缺陷-金属杂质复合体)。

硅单晶中主要点缺陷有空位、自间隙原子、间隙氧、替位碳、替位硼、替位铜,间隙铜等。

化合物如GaAs单晶中点缺陷有镓空位(v

Ga )、砷空位(V

As

)、间隙镓(G

ai

),间隙砷(A

Si

)、镓占砷位(As

Ga

)、

砷占镓位(Ga

As

)等,这些缺陷与缺陷、缺陷与杂质之间发生相互作用可形成各种复合体。

GaAs中的深能级。砷占镓位一镓空位复合体(As

Ga v

Ga

)、镓占砷位一镓空位复合体(Ga

As

v

Ga

)在GaAs中形

成所谓A能级(0.40eV)和B能级(0.71eV)分别称作HB

2、HB

5

,它们与EL

2

是三个GaAs中较重要的深能级,

这些深能级与某类缺陷或缺陷之间反应产物有关,EL

2是反位缺陷AsGa或其复合体As

Ga

v

Ga

V

As

所形成,为非

掺杂半绝缘GaAs单晶和GaAs VPE材料中的一个主要深能级,能级位置是导带下0.82eV(也可能由一族深能级所构成),其浓度为1016cm-3数量级,与材料的化学配比和掺杂浓度有关。

线缺陷(一维缺陷)半导体晶体中的线缺陷主要是位错。晶体生长过程中由于热应力(或其他外力)作用,使晶体中某一部分(沿滑移面)发生滑移,已滑移区与未滑移区的分界线叫位错线,简称为位错。以位错线与其柏格斯矢量的相对取向来区分位错的类型,两者相互垂直叫刃型位错,两者平行的叫螺型位错,否则叫混合位错。混合位错中较常见的有60℃位错,30℃位错。

滑移了一个原子间距所形成的位错又叫全位错,否则叫不全位错。

由于形成直线位错所需能量较高,因此晶体中的位错大都是位错环;位错环又分棱柱位错环和切变位错环两种。

位错的一般特性:(1)位错虽被视为线缺陷,但并非几何学意义上的线,而是有一定宽度的管道。(2)位错管道内及其附近形成一个应力场。位错管道内原子的平均能量比其他区域大得多,故位错不是平衡缺陷。(3)位错在晶体中可形成一封闭环形,或终止于晶体表面,或终止于晶粒间界上,但不能终止于晶体内部。

面缺陷(二维缺陷) 包括小角晶界、堆垛层错、孪晶。

小角晶界晶体中存在的具有一定结晶学取向差异的微小区域,如这些区域的直径很小,约为500~5000个晶胞大小,且取向差异小于10°,则谓之小角晶界;等距刃型位错阵列可构成小角晶界。

堆垛层错原子层的正常堆积次序发生错乱所产生的缺陷。这种错乱如属被抽出一层原子则叫本征层错,如属额外插入一原子层叫非本征层错。硅单晶中的层错有外延层错和热氧化层错(OSF)两类。外延层错既有本征层错也有非本征层错;热氧化层错分为面层错(OSFs,成核于表面)和体层错(OSF

,成核于体内)

B

两种,热氧化层错是一种非本征层错。

孪晶晶体两个不同取向部分的交界面称为孪晶界面,半导体晶体中的孪生面为{111)面,晶体生长过程中,出现孪晶间界的过程叫孪生。孪晶与堆垛层错有密切关系,例如,正常堆垛次序的颠倒就出现一个孪晶间界。半导体晶体中的孪晶都是生长过程中形成的,叫生长孪晶。

体缺陷(三维缺陷) 包括空洞和微沉淀,是指宏观上与基质晶体具有不同结构、不同密度或不同化学成分的区域。

空洞晶体中所包含的较大的空隙区。

微沉淀晶体中出现的分离相,它是由于某些杂质超过溶解度限所形成的。硅晶体中的微沉淀主要是氧、碳的沉淀。化合物半导体中微沉淀则较复杂,如GaAs中除杂质铜、铬、硅、锌等可形成沉淀外,砷也可在位错线上沉淀。微沉淀的形成可引起化学配比的偏离而产生次级缺陷,如某种组元的空位或间隙原子。微沉淀是非辐射复合中心,它的形成常伴随过饱和点缺陷的凝聚和崩塌以及微沉淀与基质晶体之间形成失配应变,还可产生堆垛层错和密集位错等缺陷,故对材料性能有重要影响。其他体缺陷有胞状结构,非晶区等。

微缺陷除上述四类结构缺陷外,还有一类以择优化学腐蚀后表面出现的以高密度浅底小坑或小丘为其腐蚀特征的一类缺陷,称为微缺陷,目前已发现的微缺陷有三类:(1)生长微缺陷;(2)热诱生微缺陷;

(3)雾缺陷。

生长微缺陷硅中的生长微缺陷是热点缺陷凝聚而形成的,由于位错割阶处使过剩的点缺陷淹灭,因而生长微缺陷只出现在无位错硅中。有一种蚀坑在纵剖面上呈周期性不连续条纹状分布,而在横截面上呈不连续螺旋状分布的微缺陷叫漩涡缺陷,这种缺陷的形成可能是点缺陷通过在分凝系数不等于1的慢扩散杂质(如碳)上的非均匀成核过程实现的。GaAs中观察到棱柱位错环,不全位错环以及各种形状的微沉淀等微缺陷,GaP中则有S坑(碟坑)和C坑(云状坑)两种生长微缺陷。

热诱生微缺陷硅单晶在高温热处理后,其中氧的沉淀物及其所造成的晶格畸变所诱生的缺陷。这

种缺陷具有生长微缺陷的腐蚀特征,是高氧含量直拉硅中所特有的缺陷。主要有各种沉淀物(主要是SiO

2沉淀),棱柱位错环、层错等。

雾缺陷是热处理硅片或外延片择优腐蚀后表面出现的密集而均匀分布的雾状缺陷,其基本特征是:只出现在片子表面1~2μm以内,高温处理前观察不到,主要是500℃以上形成,具有较高的热迁移率,

对晶格应力高度敏感,其形成过程是由于玷污金属的溶解、扩散和沉淀三个过程的结合。雾状缺陷在其后

的氧化工艺中会引起氧化层错,利用内、外吸除技术可有效地消除雾缺陷。

关于缺陷工程的概念半导体技术自诞生之日起就伴随着晶格缺陷的研究;缺陷的控制与消除研究工作导致了一个新型材料工程——缺陷工程的诞生。其基本思想是:在深入理解缺陷的基础上,既要努力

减少或消除缺陷,也可正面利用缺陷去控制或抵消其他某些难以消除的有害缺陷的影响,以提高器件的成

品率和可靠性。这方面,至少有三个成功的实例:GaP发光器件(LED)中等电子陷阱的利用;通过深能级ELz 控制非掺杂GaAs单晶的半绝缘性能;硅中利用氧沉淀作为吸杂中心以“耗尽”有源区内的有害金属杂质。有的学者提出把“缺陷”这个词改称为“结晶态变体”(crysta lline variant)可能更恰当些,因为有缺陷的晶体并不一定导致有缺陷的器件;化学上,结构上都完整的半导体只具备学术理论意义。控制(减少,消除)缺陷与利用缺陷都可能提高器件性能和成品率。随着材料、器件研究的不断深入,可能不断发现新的缺陷和新的缺陷反应,并从而设计出具有新性能和新结构的器件。

第二章-半导体中的杂质和缺陷能级Word版

第二章 半导体中杂质和缺陷能级 引言 1.实际半导体和理想半导体的区别 理想半导体 实际半导体 原子不是静止在具有严格周期性的晶格的格点上,而在其平衡位置附近振动 原子静止在具有严格周期性的晶格的格点上 半导体不是纯净的,含有若干杂质 半导体是纯净的,不含杂质 晶格结构不是完整的,含若干缺陷 晶格结构是完整的,不含缺陷 2.杂质的种类 根据杂质能级在禁带中的位置将杂质分为两种 浅能级杂质:能级接近导电底Ec 或价带顶Ev ; 深能级杂质:能级远离导带底Ec 或价带顶Ev ; 3.缺陷的种类 点缺陷,如空位、间隙原子; 线缺陷,如位错; 面缺陷,如层错、多晶体中的晶粒间界等 §2.1硅、锗晶体中的杂质能级 一、杂质与杂质能级 杂质:半导体中存在的与本体元素不同的其它元素。杂质出现在半导体中时,产生的附加势场使严格的周期性势场遭到破坏。单位体积中的杂质原子数称为杂质浓度。 杂质能级:杂质在禁带中引入的能级。 二、替位式杂质、间隙式杂质 杂质原子进入半导体后,有两种方式存在: 1.间隙式杂质:杂质原子位于晶格原子间的间隙位置,形成该种杂质时,要求其杂质原子比晶格原子小; 2.替位式杂质:杂质原子取代晶格原子而位于晶格点处,形成该种杂质时,要求其原子的大小与被取代的晶格原子的大小比较接近,而且二者的价电子壳层结构也比较接近。 三、施主杂质、施主能级(举例Si 中掺P) 如图所示,一个磷原子占据了硅原子的位置。磷原子有5个价电 子,其中4个价电子与周围的4个硅原子形成共价键,还剩余一个价 电子。同时,磷原子所在处也多余一个正电荷+q ,称这个正电荷为正 电中心磷离子(P +)。所以磷原子替代硅原子后,其效果是形成一个正 电中心P +和一个多余的价电子。这个多余的价电子就束缚在正电中心 P +的周围。但是,这种束缚作用比共价键的束缚作用弱得多,只要有很少 间隙式杂质 替位式杂质 硅中的施主杂质

晶体结构缺陷

第二章 晶体结构缺陷 我们在讨论晶体结构时,是将晶体看成无限大,并且构成晶体的每个粒子(原子、分 子或离子)都是在自己应有的位置上,这样的理想结构中,每个结点上都有相应的粒子, 没有空着的结点,也没有多余的粒子,非常规则地呈周期性排列。实际晶体是这样的吗? 测试表明,与理想晶体相比,实际晶体中会有正常位置空着或空隙位置填进一个额外质点, 或杂质进入晶体结构中等等不正常情况,热力学计算表明,这些结构中对理想晶体偏离的 晶体才是稳定的,而理想晶体实际上是不存在的。结构上对理想晶体的偏移被称为晶体缺 陷。 实际晶体或多或少地存在着缺陷,这些缺陷的存在自然会对晶体的性质产生或大或小 的影响。晶体缺陷不仅会影响晶体的物理和化学性质,而且还会影响发生在晶体中的过程, 如扩散、烧结、化学反应性等。因而掌握晶体缺陷的知识是掌握材料科学的基础。 晶体的结构缺陷主要类型如表 2 — 1所示。这些缺陷类型,在无机非金属材料中最基本 和最重要的是点缺陷,也是本章的重点。 2.1点缺陷 研究晶体的缺陷, 就是要讨论缺陷的产生、 缺陷类型、浓度大小及对各种性质的影响。 60 年代,F . A . Kroger 和H . J . Vink 建立了比较 完整的缺陷研究理论一一缺陷化学理论,主要 用于研究晶体内的点缺陷。点缺陷是一种热力 学可逆缺陷,即它在晶体中的浓度是热力学参 数(温度、压力等)的函数,因此可以用化学 热力学的方法来研究晶体中点缺陷的平衡问 题,这就是缺陷化学的理论基础。点缺陷理论 的适用范围有一定限度,当缺陷浓度超过某一 临界值(大约在0. 1原子%左右)时,由于缺陷的 相互作用,会导致广泛缺陷(缺陷簇等)的生 成,甚至会形成超结构和分离的中间相。但大多数情况下,对许多无机晶体,即使在高温 下点缺陷的浓度也不会超过上述极限。 缺陷化学的基本假设:将晶体看作稀溶液,将缺陷看成溶质,用热力学的方法研究各种 缺陷在一定条件下的平衡。 也就是将缺陷看作是一种化学物质, 它们可以参与化学反应 准化学反应,一定条件下,这种反应达到平衡状态。 2.1.1 点缺陷的类型 点缺陷主要是原子缺陷和电子缺陷,其中原子缺陷可以分为三种类型: (1) 空位:在有序的理想晶体中应该被原子占据的格点,现在却空着。 (2) 填隙原子:在理想晶体中原子不应占有的那些位置叫做填隙(或间隙)位置,处于填 隙(或间隙)位 置上的原子就叫填隙(或间隙)原子。 (3) 取代原子:一种晶体格点上占据的是另一 种原子。如 AB 化合物晶体中, A 原子占据了 B 格点的位置,或 B 原子占据了 A 格点位置(也称错位原子) ;或外来原子(杂质原子)占据在A 格点 或B 格点上。 晶体中产生以上各种原子缺陷的基本过程有以下三种: 表2— 1 晶体结构缺陷的主要类型

实验一 半导体材料的缺陷显示及观察

实验一半导体材料的缺陷显示及观察 实验目的 1.掌握半导体的缺陷显示技术、金相观察技术; 2.了解缺陷显示原理,位错的各晶面上的腐蚀图象的几何特性; 3.了解层错和位错的测试方法。 一、实验原理 半导体晶体在其生长过程或器件制作过程中都会产生许多晶体结构缺陷,缺陷的存在直接影响着晶体的物理性质及电学性能,晶体缺陷的研究在半导体技术上有着重要的意义。 半导体晶体的缺陷可以分为宏观缺陷和微观缺陷,微观缺陷又分点缺陷、线缺陷和面缺陷。位错是半导体中的主要缺陷,属于线缺陷;层错是面缺陷。 在晶体中,由于部分原子滑移的结果造成晶格排列的“错乱”,因而产生位错。所谓“位错线”,就是晶体中的滑移区与未滑移区的交界线,但并不是几何学上定义的线,而近乎是有一定宽度的“管道”。位错线只能终止在晶体表面或晶粒间界上,不能终止在晶粒内部。位错的存在意味着晶体的晶格受到破坏,晶体中原子的排列在位错处已失去原有的周期性,其平均能量比其它区域的原子能量大,原子不再是稳定的,所以在位错线附近不仅是高应力区,同时也是杂质的富集区。因而,位错区就较晶格完整区对化学腐蚀剂的作用灵敏些,也就是说位错区的腐蚀速度大于非位错区的腐蚀速度,这样我们就可以通过腐蚀坑的图象来显示位错。 位错的显示一般都是利用校验过的化学显示腐蚀剂来完成。腐蚀剂按其用途来分,可分为化学抛光剂与缺陷显示剂,缺陷显示剂就其腐蚀出图样的特点又可分为择优的和非择优的。 位错腐蚀坑的形状与腐蚀表面的晶向有关,与腐蚀剂的成分,腐蚀条件有关,与样品的性质也有关,影响腐蚀的因素相当繁杂,需要实践和熟悉的过程,以硅为例,表1列出硅中位错在各种界面上的腐蚀图象。 二、位错蚀坑的形状 当腐蚀条件为铬酸腐蚀剂时,<100>晶面上呈正方形蚀坑,<110>晶面上呈菱形或矩形蚀坑,<111>晶面上呈正三角形蚀坑。(见图1)。

二晶体结构缺陷

1、说明下列符号的含义: V Na,V Na’,V Cl?,.(V Na’V Cl?),CaK?,CaCa,Cai?? 2、写出下列缺陷反应式: (1)NaCl溶入CaCl2中形成空位型固溶体; (2)CaCl2溶人NaC1中形成空位型固溶体; (3)NaCl形成肖脱基缺陷; (4)AgI形成弗仑克尔缺陷(Ag+进入间隙)。 3、MgO的密度是3.58克/厘米3,其晶格参数是0.42nm,计算单位晶胞MgO的肖脱基缺陷数。 4、(a)MgO晶体中,肖脱基缺陷的生成能为6eV,计算在25℃和1600℃时热缺陷的浓度。 (b)如果MgO晶体中,含有百万分之一摩尔的A12O3杂质,则在1600℃时,MgO晶体中是热缺陷占优势还是杂质缺陷占优势,说明原因。 5、MgO晶体的肖特基缺陷生成能为84kJ/mol,计算该晶体在1000K和1500K的缺陷浓度。 6、非化学计量化合物FexO中,Fe3+/Fe2+=0.1,求Fe x O中的空位浓度及x值。 7、非化学计量缺陷的浓度与周围气氛的性质、压力大小相关,如果增大周围氧气的分压,非化学计量化合物Fe1-X O及Zn1+X O的密度将发生怎么样的变化?增大还是减小?为什么? 8、对于刃位错和螺位错,区别其位错线方向、柏氏矢量和位错运动方向的特点。 9、图2.1是晶体二维图形,内含有一个正刃位错和一个负刃位错。 (a)围绕两个位错柏格斯回路,最后得柏格斯矢量若干? (b)围绕每个位错分别作柏氏回路,其结果又怎样? 10、有两个相同符号的刃位错,在同一滑移面上相遇,它们将是排斥还是吸引? 11、晶界对位错的运动将发生怎么样的影响?能预计吗? 12、晶界有小角度晶界与大角度晶界之分,大角度晶界能用位错的阵列来描述吗? 13、试述影响置换型固溶体的固溶度的条件。

实验一 半导体材料的缺陷显示及观察资料讲解

实验一半导体材料的缺陷显示及观察

实验一半导体材料的缺陷显示及观察 实验目的 1.掌握半导体的缺陷显示技术、金相观察技术; 2.了解缺陷显示原理,位错的各晶面上的腐蚀图象的几何特性; 3.了解层错和位错的测试方法。 一、实验原理 半导体晶体在其生长过程或器件制作过程中都会产生许多晶体结构缺陷,缺陷的存在直接影响着晶体的物理性质及电学性能,晶体缺陷的研究在半导体技术上有着重要的意义。 半导体晶体的缺陷可以分为宏观缺陷和微观缺陷,微观缺陷又分点缺陷、线缺陷和面缺陷。位错是半导体中的主要缺陷,属于线缺陷;层错是面缺陷。 在晶体中,由于部分原子滑移的结果造成晶格排列的“错乱”,因而产生位错。所谓“位错线”,就是晶体中的滑移区与未滑移区的交界线,但并不是几何学上定义的线,而近乎是有一定宽度的“管道”。位错线只能终止在晶体表面或晶粒间界上,不能终止在晶粒内部。位错的存在意味着晶体的晶格受到破坏,晶体中原子的排列在位错处已失去原有的周期性,其平均能量比其它区域的原子能量大,原子不再是稳定的,所以在位错线附近不仅是高应力区,同时也是杂质的富集区。因而,位错区就较晶格完整区对化学腐蚀剂的作用灵敏些,也就是说位错区的腐蚀速度大于非位错区的腐蚀速度,这样我们就可以通过腐蚀坑的图象来显示位错。 位错的显示一般都是利用校验过的化学显示腐蚀剂来完成。腐蚀剂按其用途来分,可分为化学抛光剂与缺陷显示剂,缺陷显示剂就其腐蚀出图样的特点又可分为择优的和非择优的。 位错腐蚀坑的形状与腐蚀表面的晶向有关,与腐蚀剂的成分,腐蚀条件有关,与样品的性质也有关,影响腐蚀的因素相当繁杂,需要实践和熟悉的过程,以硅为例,表1列出硅中位错在各种界面上的腐蚀图象。 二、位错蚀坑的形状 仅供学习与交流,如有侵权请联系网站删除谢谢2

半导体封装企业名单

半导体封装企业名单半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司(749厂) 铜陵三佳山田科技有限公司 无锡华润安盛封装公司(华润微电子封装总厂)中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋(上海)有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司

电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子(上海)有限公司星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团

晶辉电子有限公司 济南晶恒有限责任公司(济南半导体总厂)无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司

晶体结构缺陷

第三章晶体结构缺陷 【例3-1】写出MgO形成肖特基缺陷的反应方程式。 【解】 MgO形成肖特基缺陷时,表面的Mg2+和O2-离子迁到表面新位置上,在晶体内部留下空位,用方程式表示为: ????该方程式中的表面位置与新表面位置无本质区别,故可以从方程两边消掉,以零O(naught)代表无缺陷状态,则肖特基缺陷方程式可简化为: 【例3-2】写出AgBr形成弗伦克尔缺陷的反应方程式。 【解】AgBr中半径小的Ag+离子进入晶格间隙,在其格点上留下空位,方程式为: 【提示】一般规律:当晶体中剩余空隙比较小,如NaCl型结构,容易形成肖特基缺陷;当晶体中剩余空隙比较大时,如萤石CaF2型结构等,容易产生弗伦克尔缺陷。 【例3-3】写出NaF加入YF3中的缺陷反应方程式。 【解】首先以正离子为基准,Na+离子占据Y3+位置,该位置带有2个单位负电荷,同时,引入的1个F-离子位于基质晶体中F-离子的位置上。按照位置关系,基质YF3中正负离子格点数之比为1/3,现在只引入了1个F-离子,所以还有2个F-离子位置空着。反应方程式为:可以验证该方程式符合上述3个原则。 ????再以负离子为基准,假设引入3个F-离子位于基质中的F-离子位置上,与此同时,引入了3个Na+离子。根据基质晶体中的位置关系,只能有1个Na+离子占据Y3+离子位置,其余2个Na+位于晶格间隙,方程式为:

????此方程亦满足上述3个原则。当然,也可以写出其他形式的缺陷反应方程式,但上述2个方程所代表的缺陷是最可能出现的。 【例3-4】写出CaCl2加入KCl中的缺陷反应方程式。 【解】以正离子为基准,缺陷反应方程式为: ????以负离子为基准,则缺陷反应方程式为: ????这也是2个典型的缺陷反应方程式,与后边将要介绍的固溶体类型相对应。 【提示】通过上述2个实例,可以得出2条基本规律: ????(1)低价正离子占据高价正离子位置时,该位置带有负电荷。为了保持电中性,会产生负离子空位或间隙正离子。 ????(2)高价正离子占据低价正离子位置时,该位置带有正电荷。为了保持电中性,会产生正离子空位或间隙负离子。 【例3-5】 TiO2在还原气氛下失去部分氧,生成非化学计量化合物TiO2-x,写出缺陷反应方程式。 【解】非化学计量缺陷的形成与浓度取决于气氛性质及其分压大小,即在一定气氛性质和压力下到达平衡。该过程的缺陷反应可用 或 方程式表示,晶体中的氧以电中性的氧分子的形式从TiO2中逸出,同时在晶体中产生带正电荷的氧空位和与其符号相反的带负电荷的来保持电中性,方程两边总有效电荷都等于零。可以看成是Ti4+被还原为Ti3+,三价Ti占据了四价Ti的位置,因而带一个单位有效负电荷。而二个Ti3+替代了二个Ti4+,

半导体封装技术大全

半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方;而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有 可能在个人计算机中普及。最初,BGA的引脚(凸点)中心距为1.5mm,引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C-(ceramic) 表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。 8、COB(chip on board) 板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分,只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为定制品。另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照E

半导体晶体缺陷

半导体晶体缺陷 创建时间:2008-08-02 半导体晶体缺陷(crystal defect of semiconductor) 半导体晶体中偏离完整结构的区域称为晶体缺陷。按其延展的尺度可分为点缺陷、线缺陷、面缺陷和体缺陷,这4类缺陷都属于结构缺陷。根据缺陷产生的原因可分为原生缺陷和二次缺陷。从化学的观点看,晶体中的杂质也是缺陷,杂质还可与上述结构缺陷相互作用形成复杂的缺陷。一般情况下,晶体缺陷是指结构缺陷。 点缺陷(零维缺陷)主要是空位、间隙原子、反位缺陷和点缺陷复合缺陷。 空位格点上的原子离开平衡位置,在晶格中形成的空格点称为空位。离位原子如转移到晶体表面,在晶格内部所形成的空位,称肖特基空位;原子转移到晶格的间隙位置所形成的空位称弗兰克尔空位。 间隙原子位于格点之间间隙位置的原子。当其为晶体基质原子时称为自间隙原子,化合物半导体MX晶体中的白间隙原子有Mi、Xi两种。 反位缺陷化合物半导体晶体MX中,X占M位,或M占X位所形成的缺陷,记作M X ,X M 。 点缺陷的复合各种点缺陷常可形成更复杂的缺陷,空位或间隙原子常可聚集成团,这些团又可崩塌成位错环等。例如硅单晶中有:双空位、F中心(空位-束缚电子复合体),E中心(空位-P原子对),SiO 2团(空位-氧复合体),雾缺陷(点缺陷-金属杂质复合体)。 硅单晶中主要点缺陷有空位、自间隙原子、间隙氧、替位碳、替位硼、替位铜,间隙铜等。 化合物如GaAs单晶中点缺陷有镓空位(v Ga )、砷空位(V As )、间隙镓(G ai ),间隙砷(A Si )、镓占砷位(As Ga )、 砷占镓位(Ga As )等,这些缺陷与缺陷、缺陷与杂质之间发生相互作用可形成各种复合体。 GaAs中的深能级。砷占镓位一镓空位复合体(As Ga v Ga )、镓占砷位一镓空位复合体(Ga As v Ga )在GaAs中形 成所谓A能级(0.40eV)和B能级(0.71eV)分别称作HB 2、HB 5 ,它们与EL 2 是三个GaAs中较重要的深能级, 这些深能级与某类缺陷或缺陷之间反应产物有关,EL 2是反位缺陷AsGa或其复合体As Ga v Ga V As 所形成,为非 掺杂半绝缘GaAs单晶和GaAs VPE材料中的一个主要深能级,能级位置是导带下0.82eV(也可能由一族深能级所构成),其浓度为1016cm-3数量级,与材料的化学配比和掺杂浓度有关。 线缺陷(一维缺陷)半导体晶体中的线缺陷主要是位错。晶体生长过程中由于热应力(或其他外力)作用,使晶体中某一部分(沿滑移面)发生滑移,已滑移区与未滑移区的分界线叫位错线,简称为位错。以位错线与其柏格斯矢量的相对取向来区分位错的类型,两者相互垂直叫刃型位错,两者平行的叫螺型位错,否则叫混合位错。混合位错中较常见的有60℃位错,30℃位错。 滑移了一个原子间距所形成的位错又叫全位错,否则叫不全位错。 由于形成直线位错所需能量较高,因此晶体中的位错大都是位错环;位错环又分棱柱位错环和切变位错环两种。

半导体封装前沿技术

最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程: 结构方面:DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面:金属、陶瓷->陶瓷、塑料->塑料; 引脚形状:长引线直插->短引线或无引线贴装->球状凸点; 装配方式:通孔插装->表面组装->直接安装 封装技术各种类型 一.TO 晶体管外形封装 TO (Transistor Out-line)的中文意思是“晶体管外形”。这是早期的封装规格,例如TO-92,TO-92L,TO-220,TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大,TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK,TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极,栅极(G)、漏极(D)、源极(S)。其中漏极(D)的引脚被剪断不用,而是使用背面的散热板作漏极(D),直接焊接在PCB 上,一方面用于输出大电流,一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处,漏极(D)焊盘较大。

二.DIP 双列直插式封装 DIP(DualIn-line Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚,使用时,需要插入到具有DIP 结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP (含玻璃陶瓷封接式,塑料包封结构式,陶瓷低熔玻璃封装式)等。 DIP 封装具有以下特点: 1.适合在PCB (印刷电路板)上穿孔焊接,操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大,故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例,其芯片面积/封装面积=(3×3)/(15.24×50)=1:86,离1 相差很远。(PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值越接近1 越好。如果封装尺寸远比芯片大,说明封装效率很低,占去了很多有效安装面积。) 用途:DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。Intel 公司早期CPU,如8086、80286 就采用这种封装形式,缓存(Cache )和早期的内存芯片也是这种封装形式。 三.QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小,管脚很细,一般大规模或超大规模集成电路采用这种封装形式,其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是: 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小,寄生参数减小,适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例,如果外形尺寸为28mm×28mm,芯片尺寸为10mm×10mm,则芯片面积/封装面积=(10×10)/(28×28)=1:7.8,由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是:当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图);带树脂保护环覆盖引脚前端的GQFP;在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途:QFP 不仅用于微处理器(Intel 公司的80386 处理器就采用塑料四边引出扁平封装),门陈列等数字逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四.SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit),是DIP 的缩小形式,引线中心距为1.27mm,材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等,SOP 后面的数字表示引脚数,业界往往把“P”省略,叫SO (Small Out-Line )。还派生出SOJ (J 型引脚小外形封装)、TSOP (薄小外形封装)、VSOP (甚小外形封装)、SSOP (缩小型SOP )、TSSOP (薄的缩小型SOP )及SOT (小外形晶

半导体结晶学-典型晶体结构及电子材料-06

第五章 典型半导体材料及电子材料晶体 结构特点及有关性质 5.1 典型半导体材料晶体结构类型 5.2 半导体材料晶体结构与性能 5.3 电子材料中其他几种典型晶体结构 5.4 固溶体晶体结构 5.5 液晶的结构及特征 5.6 纳米晶体的结构及特征 2013-12-81

5.1.1 金刚石型结构 硅 Si:核外电子数14,电子排布式方式为 1s2 2s22p6 3s23P2 锗Ge:核外电子数32,电子排布式方式为 1s2 2s22p6 3s23p63d104s24p2 在Si原子与Si原子,Ge原子与Ge原子相互作用构成Si、Ge晶体时,由于每个原子核对其外层电子都有较强的吸引力。又是同一种原子相互作用,因此原子之间将选择共价键方式结合。 电负性:X Si= X Ge=1.8,⊿X = 0, ∴形成非极性共价键 2013-12-83

为了形成具有8个外层电子的稳定结构,必然趋于与邻近的四个原子形成四个共价键。由杂化理论可知,一个s轨道和三个p轨道杂化,结果产生四个等同的sp3杂化轨道,电子云的方向刚好指向以原子核为中心的正四面体的四个顶角,四个键在空间处于均衡,每两个键的夹角都是109°28′。如图5.11所示。 图5.1.1 SP3杂化轨道方向 2013-12-84

每个原子都按此正四面体键,彼此以共价键结合在一起,便形成如图5.1.2和图5.1.3所示的三维空间规则排列结构—金刚石性结构。金刚石型结构的晶体具有Oh群的高度对称性。(对称中心在哪里? 答案 ) 2013-12-85

5.1.2 闪锌矿结构 化合物半导体GaAs、InSb、GaP等都属于闪锌矿结构,以GaAs为例介绍其结构特点。 Ga 的原子序数 31,核外电子排布式 1s2 2s22p6 3s23p63d10 4s24p1 As 的原子序数 33,核外电子排布式 1s2 2s22p6 3s23p63d10 4s24p3 电负性:X Ga =1.6,X As=2.0,电负性差⊿X=0.4 <1.5。 ∴形成共价键(极性共价键) 。 2013-12-86

晶体结构及缺陷

晶体结构与晶体中的缺陷 17、Li 2O 的结构是O2-作面心立方堆积,Li +占据所有四面体空隙位置,氧离子半径为0.132nm 。求: (1)计算负离子彼此接触时,四面体空隙所能容纳的最大阳离子半径,并与书末附表Li +半径比较,说明此时O 2-能否互相接触。 (2)根据离子半径数据求晶胞参数。 (3)求Li 2O 的密度。 解:(1)如图2-2是一个四面体空隙,O 为四面体中心位置。 -++=r r AO ,-=r BC 2, -=r CE 3, 3/323/2-==r CE CG 3/62-=r AG , OGC ?∽EFC ?,CF EF CG OG //=,6/6/-=?=r CG CF EF OG 2/6-=-=r OG AG AO ,301.0)12/6(=-=-=--+r r AO r 查表知Li r + +=0.68>0.301,∴O 2-不能互相接触; (2)体对角线=a 3=4(r ++r -),a=4.665;(3)ρ=m/V=1.963g/cm 3 图2-2 四面体空隙 28、下列硅酸盐矿物各属何种结构类型: Mg 2[SiO 4],K[AISi 3O 8],CaMg[Si 2O 6], Mg 3[Si 4O 10](OH)2,Ca 2Al[AlSiO 7]。 解:岛状;架状;单链;层状(复网);组群(双四面体)。 23、石棉矿如透闪石Ca 2Mg 5[Si 4O 11](OH)2具有纤维状结晶习性,而滑石Mg 2[Si 4O 10](OH)2却具有片状结晶习性,试解释之。 解:透闪石双链结构,链内的Si-O 键要比链5的Ca-O 、Mg-O 键强很多,所以很容易沿链间结合力较弱处劈裂成为纤维状;滑石复网层结构,复网层由两个 [SiO4]层和中间的水镁石层结构构成,复网层与复网层之间靠教弱的分之间作用力联系,因分子间力弱,所以易沿分子间力联系处解理成片状。 24、石墨、滑石和高岭石具有层状结构,说明它们结构的区别及由此引起的性质上的差异。

封装标准JEDEC标准

半导体封装 根据不同的用途,半导体的封装可以分为多种类型。半导体的封装标准包括 JEDEC 和JEITA 标准,但有许多来自不同半导体制造商的封装不属于上述标准。另外,JEDEC 和JEITA 这两种标准的名称也并非总是被用于制造商的产品目录和数据表中,除此以外,不同制造商之间的描述系统也不统一。 本页提供关于以下半导体封装描述规则的基本信息。 ? 对那些明显具有相同封装的产品必须尽可能提供统一的一般性描述;如DIL →DIP 等。 ? 如果制造商无法使用通用的名称,或者如果封装类型是众所周知的情况,则可使用制造商的描述;如PENTAWATT 等。 ? 作为一般性规则,必须在封装描述之后加上标有指示针脚数量的数字;如DIP24、SOT23-5等。 注:本页中所提供的信息仅供参考。请在使用前确认制造商数据表中的所有数据。 DIP 主要分类 主要分类说明 次级分类 次级分类说明 有时也称为“DIL”,但在本网站上,它们被统称为“DIP”,是指引脚从封装的两侧引出的一种通孔贴装型封装。尽管针脚间距通常为2.54毫米 (100密耳),但也有些封装的针脚间距为1.778毫米 (70密耳)。 DIP 拥有6-64个针脚,封装宽度通常为15.2毫米(600密耳)、10.16毫米(400密耳)、或7.62毫米(300密耳),但请注意,即使针脚数量相同,封装的长度也会不一样。 DIP(双列 直插式封 装) 塑料DIP 封装。有时也称为“PDIP”,但在本网站上它们被统称为“DIP”。 CDIP(陶瓷DIP) 陶瓷DIP 封装。有时也称为“CERDIP”,但在本网站上它们被统称为“CDIP”。 WDIP(窗口DIP) 一种带有消除紫外线的透明窗口的DIP 封装,通常是一种使用玻璃密封的陶瓷封装。不同制造商的描述可能会有所不同,但ST (ST Microelectronics )公司称之为“FDIP”。在本网站上,它们被统称为“WDIP”。 功率DIP 能够通过引脚散除IC 所产生的热量的一种 DIP 封装类型。大多数此类封装都使用统称 为接地端子的引脚沿中心围成一圈。 SIP 主要分类 主要分类说明 次级分类 次级分类说明 有时也称为“SIL”,但在本网站上它们被统称为“SIP”,是指引脚从封装的一侧引出的一种通孔SIP(单列直插式封拥有2-23个针脚,具有多种不同的形状和针脚间距。请注意,其中有许多具有采用散热结构的特殊形状。

半导体集成电路 常见封装缩写解释

半导体集成电路常见封装缩写解释 1. DIP(dual in-line PACkage) 双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种。DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。 引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见Cerdip)。 BGA是英文Ball Grid Array Package的缩写, 即球栅阵列封装。 SOP小型外引脚封装Small Outline Package J SSOP收缩型小外形封装Shrink Small Outline Package P 与SOP的区别:近似小外形封装,但宽度要比小外形封装更窄,可节省组装面积的新型封装。 2. DIP(dual tape carrier PACkage) 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。 QTCP(quad tape carrier PACkage) 四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB 技术的薄型封装(见TAB、TCP)。 COB(chip on board) 板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和倒片焊技术。 JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。 QTP(quad tape carrier PACkage) 四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的名称(见TCP)。 SO(small out-line) SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。

晶体结构和晶体缺陷

第一部分晶体结构和晶体缺陷 1.原子的负电性的定义和物理意义是什么? 2.共价键的定义和特点是什么? 3.金刚石结构为什么要提出杂化轨道的概念? 4.V、VI、VII族元素仅靠共价键能否形成三维晶体? 5.晶体结构,空间点阵,基元,B格子、单式格子和复式格子之间的关系和区别。 6.W-S元胞的主要优点,缺点各是什么? 7.配位数的定义是什么? 8.晶体中有哪几种密堆积,密堆积的配位数是多少? 9.晶向指数,晶面指数是如何定义的? 10.点对称操作的基本操作是哪几个? 11.群的定义是什么?讨论晶体结构时引入群的目的是什么? 12.晶体结构、B格子、所属群之间的关系如何? 13.七种晶系和十四种B格子是根据什么划分的? 14.肖特基缺陷、费仑克尔缺陷、点缺陷、色心、F心是如何定义的? 15.棱(刃)位错和螺位错分别与位错线的关系如何? 16.位错线的定义和特征如何? 17.影响晶体中杂质替位几率的主要因素有哪些? 18.晶体中原子空位扩散系数D与哪些因素有关? 19.解理面是面指数低的晶面还是面指数高的晶面?为什么? 20.为什么要提出布拉菲格子的概念? 21.对六角晶系的晶面指数和晶向指数使用四指标表示有什么利弊? 第二部分倒格子 1.倒格子基矢是如何定义的? 2. 正、倒格子之间有哪些关系? 3.原子散射因子是如何表示的,它的物理意义如何? 4. 几何结构因子是如何表示的,它的物理意义如何? 5. 几何结构因子S h与哪些元素有关? 6.衍射极大的必要条件如何? 7.什么叫消光条件? 8.反射球是在哪个空间画的,反射球能起到什么作用,如何画反射球? 9.常用的X光衍射方法有哪几种,各有什么基本特点? 10.为什么要使用“倒空间”的概念?

第二章晶体结构与晶体中的缺陷

内容提要:通过讨论有代表性的氧化物、化合物和硅酸盐晶体结构, 用以掌握与本专业有关的各种晶体结构类型。介绍了实际晶体中点缺陷分 类;缺陷符号和反应平衡。固熔体分类和各类固熔体、非化学计量化学化 合物的形成条件。简述了刃位错和螺位错。 硅酸盐晶体结构是按晶体中硅氧四面体在空间的排列方式为孤岛状、组群状、链状、层装和架状五类。这五类的[SiO4]四面体中,桥氧的数目也依次由0增加到4, 非桥氧数由4减至0。硅离子是高点价低配位的阳离子。因此在硅酸盐晶体中,[SiO4] 只能以共顶方式相连,而不能以共棱或共面方式相连。表2-1列出硅酸盐晶体结构类型及实例。 表2-1 Array硅酸 盐晶 体的 结构 类型

真实晶体在高于0K的任何温度下,都或多或少地存在着对理想晶体结构的偏离,即存在着结构缺陷。晶体中的结构缺陷有点缺陷、线缺陷、面缺陷和复合缺陷之分,在无机材料中最基本和最重要的是点缺陷。 点缺陷根据产生缺陷的原因分类,可分为下列三类: (1)热缺陷(又称本征缺陷) 热缺陷有弗仑克儿缺陷和肖特基缺陷两种基本形式。 弗仑克儿缺陷是指当晶格热震动时,一些能量足够大的原子离开平衡位置而挤到晶格点的间隙中,形成间隙原子,而原来位置上形成空位,这种缺陷称为弗仑克儿缺陷。 肖特基缺陷是指如果正常格点上原子,热起伏后获得能量离开平衡位置,跃迁到晶体的表面,而在原正常格点上留下空位,这种缺陷称为肖特基缺陷。 (2)杂质缺陷(非本征缺陷) (3)非化学计量化学化合物 为了便于讨论缺陷反应,目前广泛采用克罗格-明克(Kroger-Vink)的点缺陷符号(见表2-2)。 表2-2 Kroger-Vink缺陷符号(以M2+X2-为例)

晶体结构缺陷

晶体结构缺陷 1、说明下列符号的含义: V Na ,V Na ’,V Cl ?,.(V Na ’V Cl ?),CaK?,CaCa,Cai?? 2、写出下列缺陷反应式: (1)NaCl溶入CaCl 2 中形成空位型固溶体; (2)CaCl 2 溶人NaC1中形成空位型固溶体; (3)NaCl形成肖脱基缺陷; (4)AgI形成弗仑克尔缺陷(Ag+进入间隙)。 3、MgO的密度是3.58克/厘米3,其晶格参数是0.42nm,计算单位晶胞MgO 的肖脱基缺陷数。 4、(a)MgO晶体中,肖脱基缺陷的生成能为6eV,计算在25℃和1600℃时热 缺陷的浓度。(b)如果MgO晶体中,含有百万分之一摩尔的A1 2O 3 杂质,则在1600℃ 时,MgO晶体中是热缺陷占优势还是杂质缺陷占优势,说明原因。 5、MgO晶体的肖特基缺陷生成能为84kJ/mol,计算该晶体在1000K和1500K 的缺陷浓度。 6、非化学计量化合物FexO中,Fe3+/Fe2+=0.1,求Fe x O中的空位浓度及x 值。 7、非化学计量缺陷的浓度与周围气氛的性质、压力大小相关,如果增大周 围氧气的分压,非化学计量化合物Fe 1-X O及Zn 1+X O的密度将发生怎么样的变化? 增大还是减小?为什么? 8、对于刃位错和螺位错,区别其位错线方向、柏氏矢量和位错运动方向的特点。

9、图2.1是晶体二维图形,内含有一个正刃位错和一个负刃位错。 (a)围绕两个位错柏格斯回路,最后得柏格斯矢量若干? (b)围绕每个位错分别作柏氏回路,其结果又怎样? 10、有两个相同符号的刃位错,在同一滑移面上相遇,它们将是排斥还是吸引? 11、晶界对位错的运动将发生怎么样的影响?能预计吗? 12、晶界有小角度晶界与大角度晶界之分,大角度晶界能用位错的阵列来描述吗? 13、试述影响置换型固溶体的固溶度的条件。 14、从化学组成、相组成考虑,试比较固溶体与化合物、机械混合物的差别。 15、试阐明固溶体、晶格缺陷和非化学计量化合物三者之间的异同点,列出简明表格比较。 16、在面心立方空间点阵中,面心位置的原子数比立方体顶角位置的原子数多三倍。原子 B溶入A晶格的面心位置中,形成置换型固溶体,其成分应该是 A 3B呢还是A 2 B?为什么? 17、Al 2 O 3 在MgO中形成有限固溶体,在低共熔温度1995℃时,约有18重量% Al 2O 3 溶入MgO中,假设MgO单位晶胞尺寸变化可忽略不计。试预计下列情况的

(完整版)半导体封装技术向高端演进(从DIP、SOP、QFP、PGA、BGA到CSP再到SIP)

半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP,技术指标一代比一代先进。总体说来,半导体封装经历了三次重大革新:第一次是在上世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;第二次是在上世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍,但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平,所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看,人们对芯片级封装还没有一个统一的定义,有的公司将封装本体面积与芯片面积之比小于2的定为CSP,而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等,主要用于内存和逻辑器件。就目前来看,CSP的引脚数还不可能太多,从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点:解决了IC裸芯片不能进行交流参数测试和老化筛选的问题;封装面积缩小到BGA的1/4至1/10;延迟时间缩到极短;CSP封装的内存颗粒不仅可以通过PCB板散热,还可以从背

面散热,且散热效率良好。就封装形式而言,它属于已有封装形式的派生品,因此可直接按照现有封装形式分为四类:框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国,为解决单一芯片封装集成度低和功能不够完善的问题,把多个高集成度、高性能、高可靠性的芯片,在高密度多层互联基板上组成多种多样的电子模块系统,从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上,并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。 多芯片模块具有以下特点:封装密度更高,电性能更好,与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上,则芯片之间布线引起的信号传输延迟就显得非常严重,尤其是在高频电路中,而此封装最大的优点就是缩短芯片之间的布线长度,从而达到缩短延迟时间、易于实现模块高速化的目的。 WLCSP。此封装不同于传统的先切割晶圆,再组装测试的做法,而是先在整片晶圆上进行封装和测试,然后再切割。它有着更明显的优势:首先是工艺大大优化,晶圆直接进入封装工序,而传统工艺在封装之前还要对晶圆进行切割、分类;所有集成电路一次封装,刻印工作直接在晶圆上进行,设备测试一次完成,有别于传统组装工艺;生产周期和成本大幅下降,芯片所需引脚数减少,提高了集成度;引脚产生的电磁干扰几乎被消除,采用此封装的内存可以支持到800MHz的频

相关文档
最新文档