锁相环频率合成器的相位噪声分析

了更高的要求, 特别是相位噪声指标。锁相式频率合成器作为现代频率合成器的主流 , 研究其低 相位噪声合成技术是很有必要的 。简单介绍了频率合成器的组成和工作原理, 通过详细分析相位 噪声及环路噪声出现的原因, 给出了消除噪声的方法 。 关键词 : 频率合成; 锁相环 ; 相位噪声; 压控振荡器 中图分类号 : TN74 文献标识码 : A 文章编号: 1673- 5048( 2010) 06- 0041- 03
i ( s) + E ( s) o ( s)
<
n
时, H
)!1 。而 S
N
(
m
) 相对于 S i (
) 是很小的,
所以噪声将增加近 20 lg N。所以 , 在设计锁相环时 ( 9) N 值不能太大。 2 . 4 环路滤波器对环路噪声的影响 环路滤波器是个线 性低通滤波器 , 滤 除鉴相 器输出误差电压中的高频分量 , 起到平滑滤波的 作用 , 以使环路稳定。环路滤波器并不引入噪声, 它能够改善环路跟踪性能和相位噪声性能, 这里 只简单介绍下目前常用的环路滤波器 : 有源比例 积分滤波器。其电原理图如图 4 所示 , 由此可得到 其传递函数为 1+ s!2 s!1 式中 : ! 。 1 = R 1 c, !2 = R 2 c F s =
1 频率合成器简介
频率合成技术自提出以来 , 目前已 经逐渐形 成了四种技术 : 直接模 拟式频率合成 技术、锁相 频率合成技术、直接数字 式频率合成技术和混合 式频率合成技术。本文主 要介绍锁相频率合成技 术。 锁相式频率合成器是采用锁相环 ( PLL ) 进行 频率合成的一种频率合成器, 它是目前频率合成 器的主流, 其原理框图如图 1 所示。 最简单的锁相 环合成器是单环锁相环频率合成器, 在压控振荡 器与鉴相器之间的锁相环反馈回路上增加整数分
v c
, 则加到 PD 上的信号相位为
o
i
由于 PLL 闭环传输函数为 K dK o F ( s) H ( s) = s + K dK o F ( s) 将式 ( 3) 代入式 ( 2) 可得
o
工作在频率 fo 上的 VCO 的输出相位为
o o
=
v
是以谱密度为 S o ( f ) 的相位噪声调
是由 VCO 的控制电压建立的。 加到 PD 上的
m )
m
n
由式 ( 14), ( 15)可以看出, PLL 环路对 VCO 的 相位噪声来说, 相当于一个 ∀ 高通 #滤波器 , 也就是 说在带内, VCO 的相位噪声可以通过环路低通作用 而降低; 而在带外 , 环路的低通过滤作用很小。 实际 上, 锁相环的带内 (
m
=
k! 2 k , 2∀ n = !1 !1
图 1 锁相式频率合成器的原理 框图
锁相式频率合成器 的基本原理如 下: 鉴相器 ( PD) 将参考信号 V i ( t ) (频率 f r )与输出信号 Vo ( t ) ( 频率 fo ) 的相位进行比较, 产生一个反映两信号 相位差大小的信号 Vd ( t) , Vd ( t ) 经过环路 滤波器 ( LPF )滤波滤除高频分量 , 得到控制电 压 Vc ( t ), 将 Vc ( t) 加到压控振荡器 ( VCO ) 的控制端, 通过
收稿日期 : 2010- 01- 29 作者简介 : 徐斌 ( 1982- ), 男 , 河北 衡水人 , 助理 工程师 , 研究方向是中频接收 机和频率综合器系统设计 。
频器 , 就形成了一个整数频率合成器。 通过改变分 频系数 N , 压控振荡器就可以产生不同频率的输出 信号 , 其频率是参考信号频率的整数倍, 因此称为 整数频率合成器。
徐
斌 : 锁相环频率合成器的相位噪声分析
43 ( 17) )] H ( j
m
度 , F ( s)表示滤波器的传递函数, 1 / s 是积分运算 的拉普拉斯变换, 这里就可以看到 , VCO 的相位 正比于控制电压的积分。由此可以得到 :
o
( s) = NH ( s) [ i ( s ) - N ( s) ] 由上式得到相位噪声的谱密度函数:
m
)
2
S o(
)
( 11)
( 19)
由于 PLL 环路传输函数的低通特性, 可以得
m m
< >
n n
( 12) ( 13)
m
)∃ 1
m
于是在环路带宽内 S o ( m ) = S i( 而在环路带宽外 S o(
m ) = S o (
)
< >
n
( 14) 令 ( 15)
n
图 4 有源比例积分滤波器电原 理图
(s) =
i
H ( s) ( s)H ( s) + vpd ( s) Kd
( 4)
反馈相位 fb = o /N 。 所以相位误差 e = i - fb, 而 VCO 的相位可以给出为 v = eK dK o F ( s ) / s , 其中 K d 是鉴相器鉴相特性斜率, K o 是 VCO 的压控灵敏
vpd ( s) , 则式 ( 4)可变为 Kd o ( s) = [ i ( s) + pd ( s) ]H ( s) ( s) = )= [S i( ) + S pd ( )] H(j
ห้องสมุดไป่ตู้
( 5) )
2
PLL 环路输出相位的单边带谱密度可表示为 S o(
m m m m
在环路带宽内 ( 中
n n
m
( 6) < n ), 有 H ( j m ) ! 1 。其
o
图 3 PLL 合成器中的振荡器噪声源
图 3 中的 PLL 在反馈通路中有一个 1 /N 分频 器, 这里先不考虑分频器噪声的影响。 图中所有的 ( s) ( 1) 单元 , 包括基准振荡器、鉴相器、环路滤波器、压 控振荡器和分频器 , 都设想为理想的 , 此时相位噪 声被看作是由每个跟在振荡器后面的假想的相位 调制器从外部加入的。基准源的频率为 f c, 相位为 ( f ) rad / s c, 在这个相位上再加上谱密度为 S c H z的相位噪声 = c + c。 + ( 3) 制, , 其中
s E ( s) = 1- H ( s) = s + K dK o F ( s) /N
如果基准源输入的相位噪声和 VCO 的相位噪 声是不相关的, 那么 o 的相位噪声的单边带谱密 度为 S o(
m
)= H( j
m
) S i(
m
2
m
)+
m
1- H ( j 出如下两个近似式: H ( j m )! 1 H(j
Analysis of Phase N oise in PLL Frequency Synthesizer
XU B in
( China A irborne M issile A cade my , Luoyang 471009, China)
Abstract : W ith the developm ent of e lectron ic technology , the requ irem ent for h ig her perfo r m ance o f synthesizers be ing the core component of receiver is put forw ard , espec ia lly the low phase no ise perfor m ance . It is necessary to study the systhesis techno logy of low plase no ise , as the PLL frequency synthesizer is the m a in force of m odern synthesizer . Th is art icle expla in s the com posit ion and w ork princ ip le o f fre quency synthesizer , analyzes the causes of phase no ise and circ le noise in frequency synthesizer and g ives the m ethod o f how to eli m inate th em. K ey w ords: frequency synthesizer ; PLL; phase no ise ; VCO
图 2 加入鉴相器引入噪声时的 PLL 相位模型
图中: K d 为鉴相器鉴相特性斜率, V / rad ; F ( s) 为 环路滤波器的 传递函 数; K o 为 VCO 的控 制灵敏 度 , rad / ( V s)。 由上图可得如下方程式: K o F ( s) { [ i ( s) - o ( s) ]K d + vpd ( s) } = s 重新整理后得 K dK o F ( s) + o (s) = i ( s) s + K dK oF ( s) vpd ( s) K oF ( s) s + K dK o F ( s) ( 2)
2 2 n
( 20) ( 21) ( 22)
2 n
2∀ n s + n 可得闭环传函 H s = 2 s + 2∀ n s + 开环传函 G s = 误差传函 H e s = 2∀ n s + 2 s
2010年 第 6期 20 1 0年 1 2月
航空兵器 A ERO W EA PONRY
2010 N o . 6 Dec . 2010
锁相环频率合成器的相位噪声分析
徐 斌
471009)
( 中国空空导弹研究院 , 河南 洛阳