基于单片机的锁相环频率合成器设计毕业设计
基于锁相环的频率合成器..
综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
用来产生这些频率的部件就成为频率合成器或频率综合器。
频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。
其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理2.1 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
基于51单片机的低频锁相环频率合成设计含原理图程序
基于51单片机的低频锁相环频率合成设计含原理图程序基于51单片机的锁相环频率合成器的设计。
使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。
标准输入信号为1khz方波。
Altium Designer画的原理图如下：(附件中可下载工程文件)单片机源程序如下:1. #include <reg52.h>2. #include "key.h"3. #include "delay.h"4. #include "lcd1602.h"5.6. sbit led0 = P3^6;7. sbit led1 = P3^7;8.9. u8 temp[]="1234567890";10. u8 a[] = "PLL";11. u8 b[] = "fre: KHz";12. u8 c[] = "OK!";13. u8 d[] = " ";14.15.16. void main(){17.18. u8 key,ge=0,shi=0,bai=0;19. u16 fre;20. lcd1602_init();21. write_fre(1); //初始频率1KHz22. lcd1602_display_string(0,0,b);23.24. while(1){25. key = Key_Scan();26. switch(key){27. case ge_pres:28. lcd1602_display_char(0,6,temp[ge]);29. ge++;30. if(ge == 10) ge=0;31. lcd1602_display_string(1,0,d); //清除OK标志32. led0=0;33. led1=1;34. break;35.36. case shi_pres:37. lcd1602_display_char(0,5,temp[shi]);38. shi++;39. if(shi == 10) shi=0;40. lcd1602_display_string(1,0,d);41. led0=0;42. led1=1;43. break;44.45. case bai_pres:46. lcd1602_display_char(0,4,temp[bai]);47. bai++;48. if(bai == 10) bai=0;49. lcd1602_display_string(1,0,d);50. led0=0;51. led1=1;52. break;53.54. case enter_pres:55. fre = bai*100+shi*10+ge;56. ……………………57.58. …………限于本文篇幅余下代码请从51黑下载附件…………59.复制代码。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计班级：姓名：学号：指导老师：一、课题名称：基于锁相环的频率合成器的设计二、设计基本内容：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
三、系统框图：CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。
晶振100kHz100分频1kHzCD4046计数器输出四、原理图如下：4049做为振荡器和驱动，产生100kHz的频率输入4518，然后进行100分频，把输出信号送入CD4046锁相环，CD4046的输出信号送入三个CD4522计数器进行分频，计数器的输出信号再送入CD4046做为比较信号。
五、焊接后的实物图：由于没有交板子的的时候没有注意拍照片，所以没有实物图。
六、实验所记录的数据与理论值：可以发现我所焊接的锁相环有些误差。
次数理论频率实际频率1 105kHz 105.3kHz2 226kHz 226.2 kHz3 125kHz 125.5 kHz4 385kHz 385.6 kHz5 656kHz 656.1 kHz6 672kHz 672.2 kHz7 123kHz 123.8 kHz七、用示波器所记录的波形：1）105kHz时的波形：2）226kHz时的波形3）125kHz时的波形八、心得体会：经过将近两天的焊接和调试，终于完成了此次锁相环的设计任务。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计1. 引言在现代通信系统和电子设备中，频率合成器是一个非常重要的电路模块，用于产生稳定的高精度时钟信号。
锁相环频率合成器是一种常用的频率合成器，它通过锁相环技术来实现输入信号与输出信号之间的频率转换。
本文将重点研究基于单片机的锁相环频率合成器设计。
2. 锁相环原理2.1 相位比较器相位比较器是锁相环中最基本的模块之一，它用于比较输入信号与反馈信号之间的相位差。
常见的相位比较器有两种类型：数字型和模拟型。
数字型相位比较器采用数字逻辑电路实现，具有高速度和稳定性；而模拟型相位比较器采用模拟电路实现，具有更高精度。
2.2 低通滤波器低通滤波器用于滤除输出信号中的高频噪声，并提供平稳且稳定的控制电压给振荡器。
在锁相环中，低通滤波器通常采用RC滤波网络或者积分放大电路来实现。
2.3 振荡器振荡器是锁相环中的核心部件，它产生稳定的输出信号，并通过反馈回路与相位比较器进行相位比较。
常见的振荡器类型有晶体振荡器、LC振荡器和压控振荡器等。
在本设计中，我们选择晶体振荡器作为基准信号源。
3. 设计流程3.1 系统框图设计首先，我们需要进行系统框图设计，确定锁相环频率合成器的基本结构和各个模块之间的连接方式。
在本设计中，系统框图主要包括相位比较器、低通滤波器、数字控制模块和输出模块。
3.2 相位比较器设计根据系统需求和性能指标，选择合适的相位比较器类型，并进行电路设计和参数选取。
在本设计中，我们选择数字型相位比较器，并采用逻辑门电路实现。
3.3 低通滤波器设计根据系统要求和频率范围选择合适的低通滤波网络或者积分放大电路，并进行电路参数计算与仿真分析。
在本设计中，我们选择RC滤波网络作为低通滤波器。
3.4 数字控制模块设计设计数字控制模块，用于控制锁相环频率合成器的工作状态和频率设置。
在本设计中，我们选择单片机作为数字控制模块的核心芯片，并通过编程来实现频率设置和状态控制。
3.5 输出模块设计设计输出模块，用于输出锁相环频率合成器产生的稳定时钟信号。
基于单片机的锁相环频率合成器设计毕业设计
基于单片机的锁相环频率合成器设计毕业设计目录摘要 ...................................................................................................... 错误！未定义书签。
Abstract ..................................................................................................... 错误！未定义书签。
1绪论 .. (1)1.1 设计背景及意义 (3)1.2 锁相环频率合成器综述 (3)2基于单片机的锁相环频率合成器方案设计与论证 (4)2.1 课题研究的内容与要求 (4)2.2 方案的设计与选择 (4)2.3 设计原理 (5)2.3.1 锁相环基本原理 (6)2.3.2 锁相频率合成器的基本原理 (8)3 基于单片机的锁相环频率合成器设计方案 (10)3.1 硬件系统的设计 (10)3.1.1 74HC4046 (10)3.1.2 CD4522 (15)3.1.3 LCD1602 (16)3.1.4 AT89C51单片机 (18)3.2 软件系统设计 (22)3.2.1 软件系统主程序流程图 (22)3.2.2 键盘扫描流程图 (23)3.2.3 脉冲计数流程图 (24)4 电路仿真 (25)4.1 仿真软件介绍 (25)4.1.1 proteus (25)4.1.2 Keil编译软件 (26)4.2 硬件电路仿真 (27)4.2.1 锁相环模块 (27)4.2.2 4522分频器模块 (28)4.2.3 单片机模块 (29)4.2.4 显示及按键模块 (30)结论 (31)致谢 (32)参考文献 (33)附录 (34)附录A High Speed Digital Hybrid PLL Frequency Synthesizer (34)Abstract (34)INTRODUCTION (34)DH-PLL synthesizer (35)Simulation results and discussion (36)Conclusion (37)REFERENCES (37)附录B 高速数字混合锁相环频率合成器 (37)摘要 (38)1简介 (38)2.DH-PLL合成器 (38)3 仿真结果与讨论 (39)4 结论 (39)参考文献 (40)附录C 程序代码 (40)附录D 仿真结果 (44)1绪论锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
单片机控制的ADF4106锁相频率合成器设计
单片机控制的ADF4106锁相频率合成器设计单片机控制的ADF4106 锁相频率合成器设计本文提出了一种基于单片机AT89C2051 控制的、利用锁相技术、以ADI 公司生产的频率合成器芯片AD4106 为核心，来实现锁相频率合成器的设计方案。
在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域，都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。
这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好，但其频率单一，或只能在极小的范围内进行微调。
1 系统结构原理该锁相频率合成器的具体实现结构如图1 所示。
本系统由频率合成器AD4106、环路滤波器、压控振荡器、晶体振荡器以及参考分频器和程序分频器共同构成锁相环路(PLL)。
该环路输入端由高稳定度和高准确度的晶体振荡器经参考分频器分频后，输出基准频率，然后利用锁相环路良好的窄带跟踪特性，使压控振荡器的输出频率准确地稳定在参考频率或某次谐波上。
环路芯片ADF4106 中设有程序分频器和参考分频器，可由单片机AT89C2051 来编程控制，并可通过改变单片机程序，利用所提供适当的N、R 值，来求高性能的输出频率f0。
当环路锁定时，输出频率f0 可由正式计算出：式中：N 为程序分频比，R 为参考分频比，fr 为晶体振荡器固定频率，f0 为输出频率。
2 系统硬件实现下面以410 MHz 锁相频率合成器为例来说明系统实现过程。
2.1 ADF4106 的结构特性ADF4106 是美国ADI 公司生产的集成数字锁相频率合成芯片。
它集成有一个低噪音的数字鉴相器、可编程的分频器、可编程A／B 计数器、双模前置分频(P／P+1)、精确的电荷泵以及其它模块。
ADF4106 最大特点就是具有极高的工作频率，因此可简化系统结构，降低功耗和设备成本。
此。
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于单片机的锁相环频率合成器设计毕业设计目录摘要 ...................................................................................................... 错误！未定义书签。
Abstract ..................................................................................................... 错误！未定义书签。
1绪论 .. (1)1.1 设计背景及意义 (3)1.2 锁相环频率合成器综述 (3)2基于单片机的锁相环频率合成器方案设计与论证 (4)2.1 课题研究的内容与要求 (4)2.2 方案的设计与选择 (4)2.3 设计原理 (5)2.3.1 锁相环基本原理 (6)2.3.2 锁相频率合成器的基本原理 (8)3 基于单片机的锁相环频率合成器设计方案 (10)3.1 硬件系统的设计 (10)3.1.1 74HC4046 (10)3.1.2 CD4522 (15)3.1.3 LCD1602 (16)3.1.4 AT89C51单片机 (18)3.2 软件系统设计 (22)3.2.1 软件系统主程序流程图 (22)3.2.2 键盘扫描流程图 (23)3.2.3 脉冲计数流程图 (24)4 电路仿真 (25)4.1 仿真软件介绍 (25)4.1.1 proteus (25)4.1.2 Keil编译软件 (26)4.2 硬件电路仿真 (27)4.2.1 锁相环模块 (27)4.2.2 4522分频器模块 (28)4.2.3 单片机模块 (29)4.2.4 显示及按键模块 (30)结论 (31)致谢 (32)参考文献 (33)附录 (34)附录A High Speed Digital Hybrid PLL Frequency Synthesizer (34)Abstract (34)INTRODUCTION (34)DH-PLL synthesizer (35)Simulation results and discussion (36)Conclusion (37)REFERENCES (37)附录B 高速数字混合锁相环频率合成器 (37)摘要 (38)1简介 (38)2.DH-PLL合成器 (38)3 仿真结果与讨论 (39)4 结论 (39)参考文献 (40)附录C 程序代码 (40)附录D 仿真结果 (44)1绪论锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。
锁相环路有其独特的优良性能，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。
它具有调制跟踪特性，可制成高性能的调制器和解调器。
它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。
70 年代以来，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。
锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。
1930 年己建立了同步控制理论的基础。
1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述，用锁相环路提取相干载波来完成同步检波。
到了 40 年代，电视接收机的同步扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。
进入50年代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。
在 60 年代，维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题,并发表“相干通信原理”一书。
到70年代林特塞(Lindscy)和查利斯(Charles) 进行了有噪声的一阶、二阶及高阶锁相环路的非线性理论分析，并作了大量实验以充实理论分析。
当前，随着数字技术的发展及微控制器在电子系统中的广泛应用，在很大程度上改变了传统的设计方法，数字频率合成技术的应用也日益广泛。
数字频率合成器应用于通信设备中，使得工作频率的选择变得极为简单而又精确。
并且随着大规模集成电路（LSI）技术和单片微机技术的迅速发展，大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小，满足了通信设备的高集成度和超小型化的要求。
特别适合某些特殊场合的应用。
AT89C51 单片机是一种带4K 字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8 位微处理器，俗称单片机。
该器件采用 ATMEL 高密度非易失存储器制造技术制造，AT89C51 单片机与工业标准的 MCS51 指令集和输出管脚相兼容。
由于将多功能8位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C51 单片机是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
锁相环路具有许多优良特性，它可用于频率合成与交换、自动频率调谐、模拟和数字信号的相干解调、AM 波信号的同步检波、数字通信中的位同步提取、锁相稳频、锁相倍频与分频、锁相测速与测距、锁相 FM (PM)调制与解调、微波锁相频率源及微波锁相功率放大器等。
目前，锁相环路的理论研究正日臻完善，应用范围遍及整个电子技术领域。
现在锁相环路正向着集成化、数字化、多用途、系列化、高速度、高性能方向迅速发展且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。
本系统环路输入端由高稳定度和高准确度的晶体振荡器经参考分频器分频后,输出基准频率,然后利用锁相环路良好的窄带跟踪特性,使压控振荡器的输出频率准确地稳定在参考频率或某次谐波上,环路芯片CD4046设有程序分频器和参考分频器,可由单片机AT89C51来编程控制,并可通过改变单片机程序,利用所提供的N,R值,来求高性能的输出频率fo。
当环路锁定时，输出频率可由正式计算出。
本锁相环频率合成技术主要以模拟电路形式出现，已经成为一种成熟的频率合成技术，出现了大量的可编程控制的高集成度产品，所以在频率合成器的设计中，环路滤波器的设计成为重点，这样，对环路滤波器的分析变得重要。
通过对设计产品的输出频率相位噪声、杂散输出和转换时间的理论分析，可以尽可能地设计出高质量的产品。
随着数字技术的发展，直接数字频率合成技术(DDS)越来越受到重视，和模拟的技术相比较，DDS 具有高分辨率和快速频率转换时间的优势，但在高频输出和对寄生噪声、杂波的抑制方面还有不足，所以，目前出现了 DDS 和 PLL混合设计的频率合成技术。
基于锁相环的间接频率合成技术，又称锁相式频率合成技术，是在四十年代初根据控制理论的线性伺服环路发展起来的，它利用锁相技术实现频率的加、减、乘、除，即把一个或多个基准频率源，通过谐波发生器、混频和分频等一系列非线性器件，产生大量的谐波或组成频率，然后用锁相环把压控振荡器的频率锁定在某一组合频率上，由压控振荡器间接产生所需要的频率输出。
1.1 设计背景及意义锁相环的用途是在收、发通信双方建立载波同步或位同步。
因为它的工作过程是一个自动频率（相位）调整的闭合环路，所以叫环。
锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。
20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。
60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。
具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。
在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.锁相环技术目前的应用集中在以下三个方面：第一信号的调制和解调；第二信号的调频和解调；第三信号频率合成电路。
频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。
频率合成器是电子系统的心脏,是决定电子系统性能的关键设备。
随着现代战争电子系统地位的与日俱升，现代雷达、现代通信、制导武器和电子对抗等系统对频率合成器提出了愈来愈高的要求。
海湾战争后各国专家普遍评论：现代战争是争夺电子频谱控制权的战争。
世界各国都非常重视频率合成器的发展，低相位噪声、高速捷变频率合成器发展迅速，系列化产品不断涌现，并得到广泛应用。
频率合成器作用是给微波扫频信号提供一定分辨力的频率参考信号，并对微波信号输出频率进行逐点锁定，以得到高准确度和稳定度的扫频输出信号。
1.2 锁相环频率合成器综述锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。
或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。
由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差，所以很形象地称其为锁相器。
锁相环路处于正常工作状态时，有如下基本特点:1.可以实现理想的频率控制。
由于锁相环路包含有一个固定积分环节、环路输出无剩余稳态频差存在。
2.良好的窄带载波跟踪特性。
当压控振荡器输出频率锁定在输入频率上时，位于信号频率附近的干扰成分将以低频干扰的形式进入环路，而绝大部分干扰会受到环路滤波器的低通特性的抑制，就相当于一个窄带的高频带通滤波器。
3.良好的调制跟踪特性。
锁相环路中的压控振荡器输出频率可以跟踪输入信号的瞬时变化，表现了良好的调制跟踪性能。
4.门限性能好。
锁相环路不像一般的非线性器件那样，门限取决于输入信噪比，而是由环路信噪比决定，较高的环路信噪比可取得较低的门限性能。
5.易于集成化。
环路集成化与数字化为减小体积、降低成本、增加可靠性、多用途提供了条件。
2基于单片机的锁相环频率合成器方案设计与论证2.1 课题研究的内容与要求以PLL集成芯片74HC4046为核心，通过单片机对74HC4046进行控制来实现锁相频率合成器的设计，能够手动设置分频比。
主要包括以下几个内容：1.输入信号为1KHz的方波信号。
2.合成的频率范围为1KHz~999KHz。
3.可设置分频比为1~999。
4.采用LCD显示。
5.单片机控制电路，信号源电路、显示电路、等硬件电路设计；6.单片机主程序2.2 方案的设计与选择实现频率合成的方法很多，总的可分为相干合成和非相干合成两大类。