数字逻辑第三讲_门电路
合集下载
数字逻辑课件——门电路概述
其中，i为流过二极管的电流；u为加到二极
管两端的电压；UT
kT q
k为玻耳兹曼常数，T为热力学温度，q为电子电荷， 在常温下（即结温为27℃，T = 300K），VT ≈26mV； IS为反相饱和电流。
它和二极管的材料、工艺和尺寸有关，但对每只二 极管而言，它是一个定值。
9
i
二极管的特性也可用图 2-1-4的伏安特性曲线描 述。
5
2.1.2 半导体器件的开关特性
▪ 1. 半导体二极管的开关特性
因为半导体二极管具有单向导
电性，即外加正电压时导通，
+VCC
外加反电压时截止，所以它相
当于一个受外加电压极性控制
D
R
的开关，
uI
uO
S
如果用它取代图2-1-1中的S， 图2-1-3 二极管开关电路 就得到了图2-1-3所示的二极
管开关电路。
•以图2-1-10为例，设图中MOS管为
N沟道增强型，它的开启电压为UTN ， 则当uI = uGS < UTN时，MOS管工作
在截止区，D-S之间没有形成导电 沟道，沟道间电阻为109～1010Ω， 呈高阻状态，因此D-S间的状态就
像开关断开一样。
图2-1-10 MOS管的 开关电路
20
当uI = uGS > UTN时，且uGD > UTN，则
当uI ≤ 0时，uBE ≤ 0，三极管工
作在截止区，其工作特点是基极电
流iB ≈ 0，集电极电流iC = ICE
≈ 0，因此三极管的集-射极之间 相当于一个断开的开关。
输出电压为uo = UOH ≈ VCC 。
图2-1-7 双极型三 极管开关电路
16
门电路及组合逻辑电路ppt课件.ppt
二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十个数码。简称BCD码。
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
数字电路与数字逻辑-第三章-1
②输入漏电流：IIH= 1IB1( 1<0.01) 约为40 A
29
定义时，只用一个输入端，当有2个或2个以上输 入端并联时，输入电流如何？
1 2
IIS
&
IIS
2IIH
IIH &
UIH
30
作业题 3.1 (a) 3.2 3.3
31
(1)电压传输特性
uO/V a b 3.0
c 2.0
1.0
de
V
0 0.5 1.0UT1.5 uI/V
Vcc
&
+
_uI
uO V
（a）电压传输特性
（b）测试电路
图3.2.3 TTL与非门电压传输特性
22
①ab段（截止区）： uI<0.6V, T1深饱和 uB2<0.7V, uO=3.4V
结论： UI=0.2V时，T1深饱和 ②bc段（线性区）：0.6 V<uI<1.3V,
最大拉电流的确定：
(iD=0)
14
15
(a)灌电流负载等效图
16
图3.1.5负载等效电路
17
第二节 TTL门电路
一、 典型TTL与非门 1.电路结构:
输入级、 中间级、 输出级
18
图3.2.1典型 TTL与非门
(a)电路
A
&
F
B
（b）逻辑符号
19
图3.2.2 T1结构及输入级逻辑等效电路
0.4V
UNL 0 0
uO
uI
uO uI
1
1
0.8V
G1
G2
图3.2.4输入端噪声容限示意图
27
29
定义时，只用一个输入端，当有2个或2个以上输 入端并联时，输入电流如何？
1 2
IIS
&
IIS
2IIH
IIH &
UIH
30
作业题 3.1 (a) 3.2 3.3
31
(1)电压传输特性
uO/V a b 3.0
c 2.0
1.0
de
V
0 0.5 1.0UT1.5 uI/V
Vcc
&
+
_uI
uO V
（a）电压传输特性
（b）测试电路
图3.2.3 TTL与非门电压传输特性
22
①ab段（截止区）： uI<0.6V, T1深饱和 uB2<0.7V, uO=3.4V
结论： UI=0.2V时，T1深饱和 ②bc段（线性区）：0.6 V<uI<1.3V,
最大拉电流的确定：
(iD=0)
14
15
(a)灌电流负载等效图
16
图3.1.5负载等效电路
17
第二节 TTL门电路
一、 典型TTL与非门 1.电路结构:
输入级、 中间级、 输出级
18
图3.2.1典型 TTL与非门
(a)电路
A
&
F
B
（b）逻辑符号
19
图3.2.2 T1结构及输入级逻辑等效电路
0.4V
UNL 0 0
uO
uI
uO uI
1
1
0.8V
G1
G2
图3.2.4输入端噪声容限示意图
27
数字电路基础知识
第三章 数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路（何为门）在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
1.1.1 与门“与”运算是一种二元运算，它定义了两个变量A 和B 的一种函数关系。
用语句来描述它，这就是：当且仅当变量A 和B 都为1时，函数F 为1；或者可用另一种方式来描述它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为： F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为：有0出0，全1出1。
由此可推出其一般形式为：001A A A A A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。
每个与门有两个或两个以上的输入端和一个输出端，图2-2是两输入端与门的逻辑符号。
在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。
其它门电路中同样如此。
1.1.2 或门“或”运算是另一种二元运算，它定义了变量A 、B 与函数F 的另一种关系。
用语句来描述它，这就是：只要变量A 和B 中任何一个为1，则函数F 为1；或者说：当且仅当变量A 和B 均为0时，函数F 才为0。
数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
第2章 数字逻辑基础(3)
串联的个数不能太多,否则 A B
R F C D
将影响输出逻辑的低电平值。
2.5.2 CMOS门电路
(Complementary Symmetry MOS)
1. CMOS反相器
和NMOS反相器一样,CMOS反相器是CMOS逻辑电 路中最基本的单元电路。 图中驱动管T1为NMOS管,负载管T2 为PMOS管,为保证电路正常工作,电 源电压VDD大于两管的开启电压的绝 对值之和。
2.5 MOS门电路 MOS门电路具有制造工艺简单、集成度高、功耗低、
体积小、成品率高等优点。
特别适用于中、大规模集成电路的制造，是目前集成
电路中的主打产品。
VDD
2.5.1 NMOS门电路 1. NMOS反相器
T2
F=A
1)T2管为负载管,始终导通,导通阻
抗为T1管导通阻抗的10~100倍。 2)T1管为驱动管,A为1时导通,输出 低电平, A为0时截止,输出高电平。
Vo
C
工作原理：设两管开启电压的绝对值为2V,VDD=5V.输入
信号在0~5V内连续变化。 (1) C=0V,C=5V时，传输门截止.(T1和T2均截止）
(2) C=5V,C=0V时，传输门导通.(T1和T2总有一只导通）
关于CMOS传输门： (1)由于MOS为对称的,源极和漏极可以互换,输入和输出 端也可互换,即CMOS传输门为双向的。
(2) 传输门和非门结合,可组成模拟开关。
Vi C
TG
Vo 1
Vi
SW C
Vo
3. CMOS集成电路的主要特点和注意事项 特点: 1) 功耗低 2) 工作电源电压范围宽 3) 抗干扰能力强 4) 带负载能力强 5) 输出幅度大 使用注意事项: 1) 多余的输入端不能悬空 2) 注意输入电路的过流保护 3) 电源电压极性不能反接,防止输出短路。
R F C D
将影响输出逻辑的低电平值。
2.5.2 CMOS门电路
(Complementary Symmetry MOS)
1. CMOS反相器
和NMOS反相器一样,CMOS反相器是CMOS逻辑电 路中最基本的单元电路。 图中驱动管T1为NMOS管,负载管T2 为PMOS管,为保证电路正常工作,电 源电压VDD大于两管的开启电压的绝 对值之和。
2.5 MOS门电路 MOS门电路具有制造工艺简单、集成度高、功耗低、
体积小、成品率高等优点。
特别适用于中、大规模集成电路的制造，是目前集成
电路中的主打产品。
VDD
2.5.1 NMOS门电路 1. NMOS反相器
T2
F=A
1)T2管为负载管,始终导通,导通阻
抗为T1管导通阻抗的10~100倍。 2)T1管为驱动管,A为1时导通,输出 低电平, A为0时截止,输出高电平。
Vo
C
工作原理：设两管开启电压的绝对值为2V,VDD=5V.输入
信号在0~5V内连续变化。 (1) C=0V,C=5V时，传输门截止.(T1和T2均截止）
(2) C=5V,C=0V时，传输门导通.(T1和T2总有一只导通）
关于CMOS传输门： (1)由于MOS为对称的,源极和漏极可以互换,输入和输出 端也可互换,即CMOS传输门为双向的。
(2) 传输门和非门结合,可组成模拟开关。
Vi C
TG
Vo 1
Vi
SW C
Vo
3. CMOS集成电路的主要特点和注意事项 特点: 1) 功耗低 2) 工作电源电压范围宽 3) 抗干扰能力强 4) 带负载能力强 5) 输出幅度大 使用注意事项: 1) 多余的输入端不能悬空 2) 注意输入电路的过流保护 3) 电源电压极性不能反接,防止输出短路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EN
B=1, D=0, Tn截止
高阻态（悬空态） A
B
当EN=1时，
C=A’ , B=0 , D=A’
由A控制输出为
EN
逻辑0 或 逻辑1
A
VCC
C Tp OUT
D Tn
逻辑符号 OUT
漏极开路输出
VCC 100
VCC >1M
Z
有源上拉的CMOS器件 其输出端不能直接相联
信
号
Vcc
R输
v0 出
S
信 号
1
0
0 正逻辑
1 负逻辑
数字电路的设计与实现
逻辑系列：TTL系列 和 CMOS系列 CMOS逻辑电平
N沟道
栅极 gate
漏极 drain
+
Vgs
源极 source
源极 source
Vgs +
栅极 gate
漏极 drain
P沟道
CMOS的输入输出关系
VOUT 5.0
CMOS器件的速度和功耗在很大程度上取决于器 件及其负载的动态特性。 速度取决于两个特性：
转换时间（transition time） 传播延迟（propagation delay）
逻辑电路的输出从一种状态变为另一种状态所需的时间
从输入信号变化到产生输出信号变化所需的时间
互连线延迟
转换时间
上升时间tr 和 下降时间tf
《数字逻辑》 Digital Logic
三
门电路
北京工业大学软件学院 王晓懿
数字逻辑的物理实现
门电路 门电路的电气特性 集成电路
正逻辑与负逻辑
在逻辑电路中，常把电平的高、低和逻辑0、1 联系起来，若H=1,L=0, 称正逻辑；若H=0,L=1, 称负逻辑。
在本课程中，一律采用正逻辑。
输 入
vi
VCC = + 5.0V
晶体管的“导通”电阻 寄生电容（stray capacitance）
Rp
RL
电容两端电压不能突变
+
在实际电路中
Rn
CL
VL
可用时间常数
近似转换时间
传播延迟
信号通路：一个特定输入信号到逻辑元件的 特定输出信号所经历的电气通路。
VIN
VOUT
t pHL
t pHL
功率损耗
静态功耗（static power dissipation）
不用的CMOS输入端
不用的CMOS输入端不能悬空
X +5V
Z
增加了驱动信号的电 容负载，使操作变慢
X
1k
Z
X
Z
电流尖峰和去耦电容器
current spike & decoupling capacitors
iD
电流传输特性
VDD = +5.0V
VIN
1 2
VDD
vI
Tp VOUT
Tn
CMOS动态电气特性
VDD = +5.0V
1
0 VIN
1 Tp
VOUT 0
Tn
1.5 3.5 电压传输特性
5.0 VIN
CMOS反相器
VDD = +5.0V
Tp
VOUT
VIN
Tn
VCC
Z A
CMOS与非门
VDD = +5.0V
Z A B
AB Z 00 1 10 1 01 1 1 10
CMOS或非门
VDD = +5.0V
+
A
Rn
VThev
VCC = + 5.0V
Rp >1M
Rn
VOLmax IOLmax
电阻性 负载
输出为低态时 VOUT < = VOLmax
输出端吸收电流 sinking current
能吸收的最大电流 IOLmax （灌电流）
VCC = + 5.0V
输出为高态时
Rp
Rn >1M
VOHmin IOHmax
VIN
Tn
CL 对负载电容充、放电所
产生的功耗 PL
功率损耗
分为：静态功耗、动态功耗
VCC 的大小
输入波形的好坏 输入信号频率
负载电容 输入信号频率
(VCC ) 2
动态功耗的来源：
两个管子瞬间同时导通 产生的功耗 PT
对负载电容充、放电所 产生的功耗 PL
三态输出
当EN=0时，
C=1, Tp截止
地＋0.1V VOLmax
直流噪声容限（DC noise margin）
多大的噪声会使最坏输出电压被破坏得不可识别
30%VCC－0.1V
VIHmin VILmax
高态
VOHmin
不正常状态
低态
VOLmax
带电阻性负载的电路特性
要求有一定的驱动电流才能工作 VCC VCC
Z
VIN
Rp VOUT
RThev
扇出（fan-out）
在不超出其最坏情况负载规格的条件下， 一个逻辑门能驱动的输入端个数。
扇出需考虑输出高电平和低电平两种状 态 总扇出＝min（高态扇出，低态扇出）
直流扇出 和 交流扇出
负载效应
当输出负载大于它的扇出能力时 输出电压变差（不符合逻辑电平的规格） 传输延迟和转换时间变长 温度可能升高，可靠性降低，器件失效
漏电流 (Leakage Current)
动态功耗（dynamic power dissipation）
两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL
功率损耗
分为：静态功耗、动态功耗
VDD = +5.0V
动态功耗的来源：
Tp VOUT
两个管子瞬间同时导通 产生的功耗 PT
A
B Z
AB Z 00 1 10 0 01 0 1 10
非反相门
VDD = +5.0V
Z A
串联晶体管导通电阻的可加性限制了CMOS门的扇入数
VDD = +5.0V
VDD = +5.0V
A
B
Z
Z
A
B
CMOS电路的电气特性
逻辑电压电平 直流噪声容限 扇出
物理上的 而不是逻辑上的
速度、功耗 噪声、静电放电
输出为低态时，
VIN = 0
VOUT = 1
RThev
+ VThev
估计吸收电流：
IOUT
VThev RThev
非理想输入时的电路特性
VCC = + 5.0V
VCC = + 5.0V
V 2.5k
VIN 3.5V
4k
VOUT 0.24V 200
输出电压变坏（有电阻性负载时更差） 更糟糕的是：输出端电流 ，功耗
漏极开路输出、三态输出
CMOS稳态电气特性
逻辑电平和噪声容限
VOUT 5.0
VDD = +5.0V
1
1 Tp
0 VIN
VOUT 0 Tn
1.5 3.5 电压传输特性
5.0 VIN
逻辑电平规格
0.7VCC 0.3VCC
VIHmin VILmax
高态
VCC－0.1V VOHmin
不正常状态
低态
电阻性 负载
VOUT > = VOHmin 输出端提供电流
sourcing current 能提供的最大电流 IOHmax
（拉电流）
输出为高态时， 估计提供电流：
IOUT
VCC VThev RThev
VCC = + 5.0V
VIN = 1
VOUT = 0
RThev
+ VThev
VCC = + 5.0V