重庆大学数电试卷合集
重庆大学计算机组成原理试题集(含部分答案)汇编
计算机组成原理》试题集、选择题在每小题列出的四个备选项中只有一个是符合题目要求的， 请将其代码填写在题后的括 号内。
1 .反映计算机基本功能的是（）C ）指令系统D ）数据库系统A ）操作系统B ）系统软件 2.若二进制数为1111.101，则相应的十进制数为（ )A ) 15.625B ) 15.5C ) 14.625D ) 14.53.若十进制数为132.75，则相应的十六进制数为（ )A ) 21.3B ) 84.C C ) 24.6D ) 84.6A3.5，则相应的十进制数为（ ) 4.若十六进制数为A ) 172.5B ) 179.3125C ) 163.3125D ) 188.5B5.4，则相应的十进制数为（ )5.若十六进制数为A ) 176.5B ) 176.25C ) 181.25D ) 181.5 6.设有二进制数 x= — 1101101,若米用8位二进制数表示，则[x]补-（)A ) 11101101B ) 10010011C ) 00010011D ) 100100107．若[ X ] 补=1.1011，则真值 X 是（）A ) -0.1011B ) -0.0101C ) 0.1011D ) 0.01018.若 x-1011 ，则 [x] 补-()A ) 01011B ) 1011C ) 0101D )101019.若 [X] 补-0.1011 ，则真值 X-（）A ) 0.1011B ) 0.0101C ) 1.1011D ) 1.0101-7C )1-2-7D )2-7）B ） 11 ．一个 n+1 位整数原码的数值范围是（ A ） -1n+1<x<2n-1C ）-2 n+1<x w 2n-112． n+1 位的定点小数，其补码表示的数值范围是（ -nA ）-1w x w 1-2-nB）-nC ） -1 w x v 1-2-2 n+1 w x<2 n-1D ) -2 n+1 w x w 2 n-1 )-1 v x w 1-2-n -1 v x v 1-2-n13.定点小数反码 凶反=X 0 • X 1…X n 表示的数值范围是()A) -1+2-n <x w 1-2-n B ) -1+2-n w x<1-2-n C ) -1+2-n w X w 1-2-n D ) -1+2-n <X<1-2-n14. 设某浮点数共 1 2位。
重庆大学2005~2006年度第二学期电路及电子技术期末试卷
题 11 图 12．某数/模转换器的输入为 8 位二进制数字信号（D7~D0），输出为 0~25.5V 的模拟电压 。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为( )。
(c) 串联电流负反馈 (c) 击穿状态
CHUCHU
7．数字电路中晶体管大多数工作在（ ） (a) 放大状态 (b) 开关状态
RD
－
≥1
(c) 该电路的无功功率小于零 3．在题 3 图所示电路原先已经稳定，开关 S 合闸瞬间 i1 (0 + ) 的值为（
专业
+
）。
B
题9图
题 10 图
10．题 10 图所示的触发器中，当输入 S D = R D = 0 时，则输出端 Q( (a) 置 1 (b) 置 0 )。 (b) 同步二进制加法计数器
封
审 题 人 ：
RB
专业
RC
T
C1
+ ui － 题 24 图
线
C2 RL
+ uo －
CHUCHU
重 庆 大 学 教 务 处 制
-4-
学院
六、分析题：请将解答过程写在题后的空白处
。
(本题 10 分)
本题 得分：
签 名：
23．逻辑电路图及 C 脉冲的波形如题 23 图所示，试写出 J、K、D 的逻辑表达式，并画 出触发器输出 Q0 ， Q1的波形（设 Q0 ， Q1的初始状态均为“0”）。
密
姓名
C
J
C K
Q Q
0
Q D C Q
1
0
1
C
Q1 F2 J K Q1 F1 J K Q0 Q0 F0 J
)。
审 题 人 ： 侯 世 英
重庆大学数电(数字信号处理或数字电子技术)第2章_逻辑门电路 习题答案
2.1 5VABV O D1D2R10k 图P2. 1(1)1V(2)5V(3)4.3V(4)0.3V(5)2.15VY&V CC RDV I&V IDR图P2.12(a) (b)√2.12 图P2.12是两个用74系列TTL门电路驱动发光二极管的电路，要求V I=V IH时发光二极管D导通并发光。
已知发光二极管的导通电流为10mA，试问应选用(a)、(b)中的哪一个电路？请说明理由。
2.16 （略）Ω≤≤Ωk R k L 568.02.20试说明下列各种门电路中哪些的输出端可以并联使用？（1）具有推拉式输出级的TTL 电路；（2）TTL 电路的OC 门；（3）TTL 电路的三态输出门；（4）普通的CMOS 门；（5）漏极开路输出的CMOS 门；（6）CMOS 电路的三态输出门。
√√√√xx2.25（略）CMOS≥1&51k2k&V DD 10=TTL接口电路 图P2.25VV v c 84.4;3.0:高电平低电平参数选择合理2.27(a)＆ V DD＆1A CBENCMOS 门电路Y 11 V DD＆A CB ENCMOS 门电路Y 2(b)B =0时，Y 1=CB =1时，Y 1=A +C （ ）( )B =0时，Y 2=AC B =1时，Y 2=C （ ） ( ) TTL 门电路CDY 3＆＆AB (c)TTL 门电路＆1A CBDY 4＆(d)图2.27( )( )√xxY3的高电平可能低于TTL 门电路的V ILmax不能线与√x√。
重庆工商大学 数电试卷
数字电子技术 （A 卷）一、 填空题：（每空2分，共30分） （1）（11100.011）2 =( )10 =( )8421BCD（2） (204.125) 10 =( ) 2 =( )8 =( )16 （3）字母TTL 代表( )。
（4） 三态门的输出状态共有( )三个状态。
（5）将模拟信号转换为数字信号需经过（ ）四个步骤。
（6）触发器的触发方式可分为电平触发和（ ）触发。
（7） 逻辑门电路输出端可驱动同类门电路的个数称为( )。
（8） 将))((C B A C B A Y ++++= 化为最小项形式为（ ）。
（9） （ ）（译码器，编码器）的特点是在任一时刻只有一个输入有效。
（10）一位半加器具有( )个输入和两个输出。
（11）已知A/D 转换器的分辨率为8位，其输入模拟电压范围为0～5V ，则当输入电压为1.96V 时，输出数字量为（ ）。
（12）利用双稳态触发器存储信息的RAM 称为（ ）RAM 。
二、（共10分） （1）(4分) 用代数法化简：C B BC C B A BCD A A F ++++= （2）(6分) 用卡诺图化简：∑∑+=m d 8) 4, 2, 1, (0, 6,7,10) 5, 3, (D) C, B,,Y(A三、（10分）已知逻辑电路如图1所示，试分析其逻辑功能。
（要求：写出简化逻辑表达式、真值表和逻辑功能。
）图1四、（12分）如图2，分别用（1）八选一数据选择器；（2） 3－8线译码器74LS138及其逻辑门；实现逻辑函数：（说明：A 2 为高位） C B A C B A AC F ++=& && & & F ABCD 4 D 5 D 6 D 7A0 A 1D 0 D 1 D 2 D 3 YA 2 A 1 A 0 G 1 G 2A G 2B74LS1380Y 7Y …五、（15分）电路和波形如图3 （a ）,(b)所示，设Q 0 ,Q 1 的初态均为0。
(NEW)重庆大学光电工程学院《832电子技术一(含模拟电路、数字电路)》历年考研真题汇编
目 录2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题2003年重庆大学471电子技术（1）考研真题2004年重庆大学474电子技术1（含模拟和数字电子技术）考研真题2005年重庆大学474电子技术1（含模拟和数字电子技术）考研真题2006年重庆大学433电子技术（含模拟电路、数字电路）考研真题2007年重庆大学442电子技术1（含模拟电子技术和数字电子技术）考研真题2008年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题2009年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题2010年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2011年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2012年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2013年重庆大学832电子技术（含模拟电路、数字电路）考研真题2014年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2015年重庆大学832电子技术（含模拟电路、数字电路）考研真题2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题2003年重庆大学471电子技术（1）考研真题一、各三极管3个电极对地电位如图一所示，判断各管所处的状态。
（15分）图题一二、放大电路如图题二所示，已知，，，，，试求：（1）电路的Q点；（2）电压增益、输入电阻及输出电阻；（3）若，求。
（20分）图题二三、分析图题三电路，要求：（20分）1．判断电路的级间反馈的极性及组态；2．说明反馈对电路的输入电阻，输出电阻有何影响（增大或减小）；3．在深度负反馈条件下，推出电流的计算式。
图题三四、在题图四所示电路中，设、为理想运放，、为理想二极管。
（20分）1．写出与的关系式；画出相应的电压传输特性曲线（不考虑运放最大输出电压范围对的限制）；2．若输入电压为正弦波，即，试画出与对应的波形。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个逻辑门的输入端悬空时，相当于输入（）。
A. 0B. 1C. 低电平D. 高电平3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 输出与输入之间没有记忆功能D. 输出与输入之间存在时延4. 在数字电路中，一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 85. 一个4位二进制计数器可以计数的最大值是（）。
A. 7B. 15C. 16D. 2556. 下列哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路状态B. 具有记忆功能C. 输出与输入之间存在时延D. 输出只依赖于当前输入7. 在数字电路中，一个D触发器的输出Q与输入D的关系是（）。
A. Q=DB. Q=非DC. Q=D的非D. Q=非D的非8. 一个3线-8线译码器可以译码的输入信号有（）种。
A. 2B. 4C. 8D. 169. 在数字电路中，一个JK触发器可以工作在（）状态。
A. 稳定状态B. 振荡状态C. 稳定状态和振荡状态D. 以上都不是10. 一个8位A/D转换器的量化步长是（）。
A. 1/8B. 1/16C. 1/256D. 1/512二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的符号是___________。
2. 一个2进制计数器的计数范围是___________。
3. 一个3位二进制数可以表示的最大十进制数是___________。
4. 在数字电路中，逻辑“或”运算的符号是___________。
5. 一个4位二进制数可以表示的最大十进制数是___________。
6. 在数字电路中，逻辑“非”运算的符号是___________。
7. 一个5位二进制数可以表示的最大十进制数是___________。
数字电子技术期末试卷
重庆大学数字电子技术I (双语)课程试卷2006~2007 学年 第2学期开课学院：通信工程学院课程号：考试日期：考试方式：考试时间： 120 分钟注：1.大标题用四号宋体、小标题及正文推荐用小四号宋体；2.按A4纸缩小打印I. Multiple choice (1 pts/ea, 15 pts total)1) How is the invalid state problem associated with the S -R flip -flop overcome? a) The R terminal is eliminated. b) The R input is fed through an inverter. c) A single input terminal is used (D). d) Both B and C are correct.2) This is the timing diagram for a 2-input ________ gate.a) NAND b) AND c) Exclusive-OR d) OR 3) What is the meaning of RAM, and what is its primary role?a) R andom A ccess M emory; it is memory that is used for short-term temporary data storage within the computer.b) R eadily A vailable M emory; it is the first level of memory used by the computer in all of its operations.c) R andom A ccess M emory; it is memory that can be reached by any sub-system within a computer, and at any time.d) R esettable A utomatic M emory; it is memory that can be used and then automatically reset, or cleared, after being read from or written to..4) Which rule of Boolean algebra does the example below represent?a) A + 1 = 1 b) A ∙ 0 = 0 c) A + 0 = A d) A ∙ 1 = A5) The circuit shown below is ________.a) decade counter b) BCD counter c) Johnson counter d) ring counter 6) The circuit below is most likely a ________.a) full-adder b) demultiplexer c) multiplexer d) comparator7) For a negative-logic pulse, the trailing edge is the ________. a) negative-going edge b) positive-going edge c) HIGH-to-LOW transition d) falling edge 8) The 2's complement of binary 110110 is ________.a) 0010012 b) 0010102 c) 1101002 d) 10101029) Which of the following statements best describes the operation of an UP/DOWN SYNCHRONOUS COUNTER?a) The counter can be reversed, but must be RESET before counting in the other direction.b) In general, the counter can be reversed at any point in its counting sequence.c) The counter can count in either direction, but must continue in that direction once started.d) The count sequence cannot be reversed, once it has begun, without first resetting the counter to zero. 命题人：组题人：审题人：命题时间：教务处制学院 专业、班 年级 学号 姓名公平竞争、诚实守信、严肃考纪、拒绝作弊封线密Figure 5-110) Which of the following logic expressions represents the logic diagram in Fig 5-1? a) AB B A X += b) B A AB X += c) B A B A X += d) AB AB X += 11) For an ideal digital pulse, transition times are ________. a) infinite; b) measured between 0 and 90% of the amplitude; c) measured between 10% to 90% of the amplitude; d) zero;12) When performing binary addition using the 2's complement method, an________ can occur if ________ are of the same ________; the error is indicated by a(n) ______. a) overflow, both numbers, sign, incorrect sign bit b) error, both numbers, magnitude, negative sign c) overflow, signs, magnitude, incorrect sum d) error, the signs, polarity, incorrect polarity13) Which of the following combinations cannot be combined into Karnaugh -map groups? a) Corners in the same column; b) Corners in the same row; c) Overlapping combinations; d) Diagonal corners;14) A positive edge-triggered J-K flip-flop is used to produce a two-phase clock. However, when the circuit is operated it produces erratic results. Close examination with a scope reveals the presence of glitches. What causes the glitches, and how might the problem be corrected?a) The PRESET and CLEAR terminals may have been left floating; they shouldbe properly terminated if not being used.b) The problem is caused by a race condition between the J and K inputs; aninverter should be inserted in one of the terminals to correct the problem. c) A race condition exists between the Q and Q outputs to the AND gate; theAND gate should be replaced with a NAND gate.d) A race condition exists between the CLOCK and the outputs of the flip-flopfeeding the AND gate; replace the flip-flop with a negative edge-triggered J-K flip-flop.15) When both inputs of a J -K edge -triggered FF are high, and the clock cycles, the output will a) not change; b) toggle;c) remain unchanged; d) be invalidII. Compute and fill in the blank (3 pts/ea, 30 pts total)1) How many input lines would be required for a 1-of-8 decoder?2) Suppose that a 3-digit BCD digital-to-analog converter has a full-scale output of 49.95 mA. What is the percentage resolution of the DAC?3) With current technology, a 12-bit flash A/D converter would require __________ comparators.4) How many truth table entries are necessary for a 4 input circuit? 5) Given the Boolean expression )(G D LMN X += and the values L=1, M=0, N=1, D=1, and G=0, the value of X is:6) A retriggerable one-shot has a pulse width of 10mS; 3mS after being triggered, another trigger pulse is applied. The resulting output pulse will be ________ ms 7) The equation for the output frequency of a 555 timer operating in the astable mode is: f = 1.44/((R1 + 2*R2)*C). What value of C will be required if R1 = R2 = 1K and f = 1KHz?8) A certain IC logic gate draws 1.8 mA when its output is HIGH and 3.8 mA when its output is LOW. Assume a 50% duty cycle and calculate the average I cc current drain.9) A certain logic device has the following specifications: V OL(max) = 0.5 v, V IL(max) = 0.9 v, V OH(min) = 2.6, and V IH(min) = 2.1 v. Determine the low-state dc noise marginFigure 8-910) What is the modulus of the counter shown in Figure 8-9?III. for the circuit below, plot each output waveform for the inputs shown.(5 pts)IV. If the input waveforms are applied to the circuit below, sketch the output waveform (5 pts)V. Design a 7-segment decoder logic for segment a.(12 pts)VI. Design a counter to produce the following binary sequence. Use J-K flip-flops. (15 pts)0, 9, 1, 8, 2, 7, 3, 6, 4, 5, 0,…for truncated states, check auto-reentry property.VII. A 555 timer is configured to run as an astable multivibrator as shown below, determine following parameters: (8 pts)Given: R1R2C = 15.4 pFFind: f, t H, t L, Duty cycleVIII. The shift register is given below, the SER is a 0. develop data-output waveform in relation to the input. (5 pts)IX. Draw output waveform. The data inputs have a low value of 0V and a high value of +5V. (5 pts)。
(NEW)重庆大学光电工程学院《832电子技术一(含模拟电路、数字电路)》历年考研真题汇编
目 录
2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题
2003年重庆大学471电子技术（1）考研真题
2004年重庆大学474电子技术1（含模拟和数字电子技术）考研真题
2005年重庆大学474电子技术1（含模拟和数字电子技术）考研真题
2006年重庆大学433电子技术（含模拟电路、数字电路）考研真题
2007年重庆大学442电子技术1（含模拟电子技术和数字电子技术）考研真题
2008年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题
2009年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题
2010年重庆大学832电子技术一（含模拟电路、数字电路）考研真题
2011年重庆大学832电子技术一（含模
拟电路、数字电路）考研真题
2012年重庆大学832电子技术一（含模拟电路、数字电路）考研真题
2013年重庆大学832电子技术（含模拟电路、数字电路）考研真题
2014年重庆大学832电子技术一（含模拟电路、数字电路）考研真题
2015年重庆大学832电子技术（含模拟电路、数字电路）考研真题
2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
重庆大学《数字电子技术（Ⅱ）》课程试卷2012 ~2013 学年第2 学期开课学院：电气工程学院课程号：考试日期：2013-6考试方式：考试时间：120 分钟一、设计题（20分）：采用同步置数的方式，利用74LS160设计365进制的计数器，各位之间为十进制关系。
解：二、分析题（20分）：下图为16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
在CLK信号作用下，输出波形如图所示。
计算ROM中的数据表。
解：三、设计题（10分）：用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。
例如：输入A 101100111011110输出Y 000000001000110解：1）画出原始状态图2）状态化简3）状态编码原始状态图化简以后的状态图1/0A/Y0/01/00/0由状态图可得到复合卡诺图图：nAQY 1=n nn n n n QQ A QAQ AQ Q 01101011⋅=+=++D 触发器的特性方程为1,01==+i D Q in i得：nn n n Q Q A D AQ AQ D 010101⋅=+=5) 检查自启动：可以自启动。
6）画逻辑图四、分析题（10分）： 试分析下图时序电路的功能。
解：1）)()()(2101201110210↓=↓=↓⋅=+++CP Q Q Q Q Q Q Q CP Q Q Q n n n n n n n nn2） 画出波形图：(略) 3） 画出状态图异步五进制加法计数器 11+n Q 的卡诺图nn Q Q 01 00 01 11 10 A 0 1nn Q Q 01 00 01 11 10 A 0 110+n Q 的卡诺图1/00/0复合卡诺图n n Q Q 01 00 01 11 10 A 0 1n n Q Q 0100 01 11 10 A 0 1输出Y 的卡诺图五、分析题（10分）利用计算公式解释超前进位加法器的基本思想。
解：由全加器的真值表得11111111111111)()()()(--------------⊕+=+++=⊕⊕=⊕+⋅⊕=+++=+++=i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i C B A B A C B A C B A C B A C B A C C B A C B A C B A C B A B A C B A B A C B A C B A C B A C B A S 令ii i i i i B A P B A G ⊕=⋅=代入S i 和C i ，得11--+=⊕=i i i i i i i C P G C C P S：可见，每个进位信号只与输入G i 、P i 和C -1有关，故各位的进位信号在相加运算一开始就能同时（并行）产生。
按照这种方式构成的多位加法器就是超前进位加法器。
六、设计题（10分）试用74LS148组成16线-4线优先编码器。
解：七、分析题（10分）分析下面电路实现的逻辑功能。
解：当B=0时， A Y =；当B=1时， A Y =。
综合上述两种情况，得B A B A B A Y ⊕=+=八、计算题（10分）计算多谐振荡器的周期。
（给出计算步骤）解：C R R T T T )2(7.02121+=+=A 0A 1 A 2 A 3 A 4 A 5 A 6 A 7A 8A 9 A 10 A 11 A 12 A 13 A 14 A 15 EI16线-4线优先编码器00123012312323333343330012012122222322200101111121110001000C P P P P G P P P G P P G P G C P G C C P S C P P P G P P G P G C P G C C P S C P P G P G C P G C C P S C P G C C P S ++++=+=⊕=+++=+=⊕=++=+=⊕=+=⊕=重庆大学《数字电子技术（Ⅱ）》课程试卷2012 ~2013 学年第2 学期开课学院：电气课程号：15012435考试日期：2013-6考试方式：考试时间：120 分钟一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内(本大题共10小题，每小题2分，共20分)1．函数F=AB+BC，使F=1的输入ABC组合为( )。
A．ABC=000 B．ABC=010 C．ABC=101 D．ABC=1102．一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A．15 B．8 C．7 D．13．三变量函数()BCACBAF+=,,的最小项表示中不含下列哪项( )。
A 、m2 B、m5C、m3D、m74．函数()BAAF⊕=的结果是( )。
A、ABB、BA C、BA D、BA5．若在编码器中有50个编码对象，则要求输出二进制代码位数最少为( )位。
A. 5B. 6C. 10D. 506．逻辑函数F1、F2、F3的卡诺图如图一.6，他们之间的逻辑关系是( )A．F3=F1•F2B．F3=F1+F2 C．F2=F1•F3D．F2=F1+F3图一.67. 八选一数据选择器74151组成的电路如图一.7所示，则输出函数为( )。
A．BCCABAL++=B．B CACABL++=C．BCCAABL++=D．CBCAABL++=8．为将D触发器转换为T触发器，图一.8所示电路的虚线框内应是( )。
A．或非门B．与非门C．异或门D．同或门9．随机存取存储器具有( )功能。
A．读/写B．无读/写C．只读D．只写10．一片64k×8存储容量的只读存储器（ROM），有( )。
A、64条地址线和8条数据线B、64条地址线和16条数据线C、16条地址线和8条数据线D、16条地址线和16条数据线二．（本大题10分）判断题（正确的打√，错误的打×，每题1分）1、逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（）2、一般TTL门电路的输出端可以直接相连，实现线与。
（）3、编码与译码是互逆的过程。
（）4、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（）5、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
（）6、共阴极接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（）图一.7 图一.87、施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ）8、由两个T T L 或非门构成的基本R S 触发器，当R =S =0时，触发器的状态为不定。
（ ）9、判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现。
（ ） 10、ROM 和RAM 中存入的信息在电源断掉后都不会丢失。
（ ）三、(本题12分) 化简下列两个函数，写出它们的最简与或表达式。
1.D C B ABC C AB C B A Y +++=1()()∑=9,8,5,2,0,,,2m D C B A Y ；0=+BC AB四、(本题10分) 分析图四所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。
五、(本题10分)1．请用74LS138及与非门设计一个三变量的多数表决电路。
具体要求如下： （1）输入变量A 、B 、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平六、(本题13分) 人类有四种基本血型:A 、B 、AB 、O 型。
输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人，但O 型血只能接受O 型血；AB 型血只能输给AB 型，但AB 型能接受所有血型；A 型血能输给A 型和AB 型，但只能接受A 型或O 型血；B 型血能输给B 型和AB 型，但只能接受B 型或O 型血。
试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。
如果输血者与受血者的血型符合规定，电路输出“1”（提示：电路只需要四个输入端。
它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。
七、(本题13分) 分析图七所示示电路，说明电路的逻辑功能。
八、(本题12分) 用3片RAM2114(1k ×4)组成图八所示电路。
(1) 分析图示电路存储器的容量是多少？ (2)写出每一片RAM 2114的地址范围(用十六进制表示)，（3）图示电路是对RAM2114进行字扩展？还是位扩展？或者是字位同时进行扩展？若要实现2k ×8的存储器，需要多少片2114芯片？CP Q 3Q Q 图七1图四A A A A A A 图八2．重庆大学《数字电子技术（Ⅱ）》B 卷答案2012~2013学年第 2 学期一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内(本大题共10小题，每小题2分，共20分)1．D 2．D 3．A 4．C 5．B 6．B 7．C 8．D 9．A 10．C二．（本大题10分）判断题（正确的打√，错误的打×，每题1分）1．√ 2．× 3．√ 4．× 5．× 6．√ 7．√ 8．× 9．×10．×三、(本题12分) 化简下列两个函数，写出它们的最简与或表达式。
解: 1.2.D B A C A BD Y ++=2四、解：C B A BC A AB L ++=1，C B A L ⊕⊕=2 （6分）真值表如表A2所示。
（2分）电路实现全加器功能。
（2分）五、(本题10分)1．解（1）列出真值表：（2）变换令74LS1383线-8线译码器的地址端分别为A 2=A 、A 1=B 、A 0=C ，则76537653 m m m m m m m m Y =+++=（3）画出电路如下六、解：用变量ab 、cd 分别表示输血者与受血者的血型对作为输入变量，用F 表示血型是否符合作为输出变量。
得到血型与二进制数间的对应关系如表所示，从而得到真值表:七、解:状态方程:)()()(23131212111↑=↑=↑=+++nn n nn n n n Q Q Q Q Q Q CP Q Q 波形图:状态图: 123Q Q QYA B C由真值表画出卡诺图由卡诺图得表达式：d b a d c b d c ab F +++=d b a d c b d c ab ⋅⋅⋅=逻辑图：逻辑功能:三位二进制加法计数器 能自启动八、(本题12分) 用3片RAM2114(1k ×4)组成图八所示电路。