3.3 8086的存储器组织
8086处理办法器结构
生产工艺：不同的生产工艺对CPU的功耗和工作频率有较大影响，生产 工艺越先进CPU功耗越低，工作频率越高。
TF(Trap Flag)
跟踪标志
TF=1 CPU单步运行； TF=0 CPU正常运行；
跟踪程序进行调试 控
IF(Interrupt Enable Flag)
中断允许 IF=1 CPU接受外部中断； 标志 IF=0 CPU不接受外部中断；
控制可屏蔽中断
制 标
DF(Direction Flag)
方向标志
反映CPU最近一次运算结果的一些状况。 数据暂存寄存器：协助ALU完成运算，暂存参加运算的数据，
如从内存读入的数据。 通用寄存器：用于存放参与运算的数据或数据在内存中的偏
移地址。 EU控制电路：负责接收从BIU指令队列中取来的指令，经
指令译码后形成定时控制信号，对EU各部件实现特定的控 制操作。
将取指令部件与执行指令部件分开，使它们可以并行工 作，从而实现并行流水线，提高系统运行速度； 对内存空间分段管理，利用16位段基址和16位段内偏移 地址实现对1MB空间的寻址； 设有两种工作模式，分别支持单处理器工作和多处理器 工作； 基本指令执行时间为0.3μs～0.6μs。
8086处理办法器结构
辅助进行BCD码运 算调整
零标志
ZF=1运算结果为零； ZF=0运算结果不为零；
判断运算结果是否 为零或相等
符号标志
第03-1章. 80868088微处理器及其系统
3.1.1、8086／8088CPU的内部结构
执行单元（ Execute Unit ） 总线接口单元 （ Bus Interface Unit ）
8088的内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址 加法 器
∑
20位
通用 寄存器
CS DS SS ES IP 内部暂存器
PA的书写方式：
段地址：段内偏移
如：1121H : 2200H=11210+2200=13410H
已知CS=1055H，DS=250AH，ES=2EF0H， SS=8FF0H，DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 10550H CS 3)该操作数的物理地址=？
2.地址加法器和段寄存器
BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8086采用了 “段加偏移”的技术。
15 0 15 0
逻辑地址
段基值
3 0
偏移量
0000
各段寄存器分别来存放确定各段的 起始地址的16位段地址信息
寻址单元的16位偏移地址
Σ
19 0
物理地址
物理地址
左移4位后的段寄存器的内容同时 送到地址加法器进行相加
CH DH CL DL
地址 加法 器
∑
20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
1 2
8位
3 4
把EU的操作结果存储 标志寄存器 到指定的M或I/O口。
执行部件 (EU)
指令队列
总线接口部件 (BIU)
第2章-8086微处理器及其体系结构
执行部件EU功能： 从BIU的指令队列中取 出码规指令向储写执1（用状数部A执6指器定令所B器操行寄态据件位LI行U令译的所需或作U部存标暂的的发）部代码全得的I。，/件器志存控算O出件8部数码后结E，寄寄制接术个命中一U功据，执果存存电口逻1经令包个能，行或6器器路进辑位都指，含1。指执，和。对行单6的由令执一一令行位执存读元通译行E个个所 指的行U/
2.2.2 8086微处理器内部结构组成
总线接口部件BIU 内部设有四个16位段地 址寄存器：代码段寄存 器CS、数据段寄存器 DS、堆栈段寄存器SS 和附加段寄存器ES，一 总根负或个I缓器P线 据 责 I/O，和1冲接执完6一设器总位口行成个备，线指部部C62之控P令字0件件间U位制指节BE与的地电UI针指U存数的址路功寄令储据请加。能存队器传求法：器列， 送。
物理地址：就是存储器的实际地址，它是指CPU和存储器进行数据 交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分 组成（16位）。逻辑地址的表示形式为“段地址∶偏移地址”。
段基地址：把段的起始单元的物理地址除以16的结果为段地址，段 的起始单元的物理地址为16的整数倍，即：XXXX0H
DF—方向标志位，若该位置1，则串操作指令的地址修 改为自动减量方向，反之，为自动增量方向。
3.段寄存器
8086CPU共有4个16位的段寄存器，用来存放每一 个逻辑段的段起始地址。
（1）代码段寄存器CS （3）堆栈段寄存器SS
（2）数据段寄存器DS （4）附加段寄存器ES
这些段寄存器的内容与有效的地址偏移量一起，可确 定内存的物理地址。
只晶体管；
使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3ms~0.6ms 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处
第二章 8086体系结构
8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。
80868088 系统结构
微机原理第2章8086/8088系统结构8086/8088 系统存储器结构（1）微机原理8086/8088 CPU能直接寻址的地址范围：00000H~FFFFFH.00001H00000H 00003H00002H 00005H00004H 512K×8（位）512K×8（位）奇地址存储体偶地址存储体FFFFDH（简称“奇体”）（简称“偶体”）FFFFCHFFFFFH（A0=1）（A=0）FFFFEH微机原理D 7~DD 15~D 8A 19~A 1D 7~D 0D 7~D 0BHESELSELA 0奇偶存储体与总线的连接2. 8086 读/写操作过程微机原理（1）从偶地址读/写1个字节A0=0，控制电路自动使BHE=1，选中偶体；CPU发出读/写信号，通过数据总线低8位对由A19~A1指定的单元进行1个字节的读/写操作。
2.8086 读/写操作过程微机原理（2）从奇地址读/写1个字节A0=1，控制电路自动使BHE=0，选中奇体；CPU发出读/写信号，通过数据总线高8位对由A19~A1指定的单元进行1个字节的读/写操作。
2.8086 读/写操作过程微机原理（3）从偶地址开始读/写1个字A0=0，控制电路自动使BHE=0，同时选中奇、偶体；CPU发出读/写信号，通过数据总线低8位和高8位对由A19~A1指定的2个存储单元同时进行读/写操作。
2.8086 读/写操作过程微机原理（4）从奇地址开始读/写1个字A0=1,BHE=0，选中奇体，CPU发出读/写信号，通过数据总~A1指定的存储单元进行1个字节读/写操作。
线高8位对由A19A0=0,BHE=1，选中偶体，CPU发出读/写信号，通过数据总~A1指定的存储单元进行1个字节读/写操作。
线低8位对由A19微机原理D 7~D 0A 19~A 0D 7~D 0存储体与总线的连接3. 8088系统中的存储器结构A 19~A 0存储体8088系统的存储器不采用分体结构微机原理存储器分段示意图4.存储器的分段︙︙00000H 逻辑段4起点FFFFFH 逻辑段4≤64KB︙︙逻辑段1起点逻辑段2起点逻辑段3起点逻辑段1≤64KB 逻辑段2≤64KB逻辑段3≤64KB灵活的分段方式5. 逻辑地址与物理地址微机原理逻辑地址：由段基址和段内偏移地址两部分组成，表示为段基址：段内偏移地址。
简述8086内部寄存器结构
简述8086内部寄存器结构8086内部寄存器结构是指8086微处理器中用于存储和处理数据的寄存器的组织方式。
8086处理器是Intel公司于1978年推出的一款16位微处理器，是后来x86系列处理器的祖先。
它的内部寄存器结构包括通用寄存器、指针寄存器、索引寄存器、段寄存器和标志寄存器。
首先是通用寄存器，8086处理器有四个16位的通用寄存器，分别是AX、BX、CX和DX。
其中AX寄存器是累加器，用于存储算术运算的结果；BX寄存器是基址寄存器，常用于存储偏移地址；CX 寄存器是计数器，用于循环和计数操作；DX寄存器是数据寄存器，用于存储数据。
其次是指针寄存器，8086处理器有两个16位的指针寄存器，分别是SP和BP。
SP寄存器是堆栈指针寄存器，用于指向堆栈的栈顶；BP寄存器是基址指针寄存器，常用于指向栈帧的基址。
再次是索引寄存器，8086处理器有两个16位的索引寄存器，分别是SI和DI。
SI寄存器是源索引寄存器，常用于指向源操作数；DI 寄存器是目的索引寄存器，常用于指向目的操作数。
然后是段寄存器，8086处理器有四个16位的段寄存器，分别是CS、DS、ES和SS。
CS寄存器是代码段寄存器，用于存储代码段的段地址；DS寄存器是数据段寄存器，用于存储数据段的段地址；ES寄存器是附加段寄存器，常用于存储附加数据段的段地址；SS 寄存器是堆栈段寄存器，用于存储堆栈段的段地址。
最后是标志寄存器，8086处理器有一个16位的标志寄存器，用于存储处理器的状态信息。
标志寄存器中的各位表示不同的状态，如进位标志、零标志、符号标志等。
这些标志位可以被程序读取和设置，用于控制程序的执行。
这些寄存器之间可以相互传递数据，实现数据的存储和处理。
通用寄存器可以进行算术和逻辑运算，指针寄存器和索引寄存器常用于存储和访问内存中的数据，段寄存器用于访问不同的内存段，标志寄存器用于控制程序的执行。
8086内部寄存器结构的合理设计，使得处理器具有较强的数据处理和运算能力，并且能够有效地访问内存中的数据。
chap-(5)
思考题：
8086/8088CPU在响应外界中断请求后，需要 进入中断响应周期，分析该周期有什么特点？
8086的中断响应要用两个总线周期。如果在前一个总 线周期中，CPU接收到外界的中断请求信号，而中断允许标 志IF正好为1，并且正好一条指令执行完毕，那么，CPU会 在当前总线周期和下一个总线周期中，从 INTA引腿上往外 设接口各发一个负脉冲。这两个负脉冲都将从T2一直维持 到T4状态开始。外设接口收到第二个负脉冲以后，立即把 中断类型码送到数据总线的低8位D7~D0上，通过CPU的地址 /数据引腿AD7~AD0传输给CPU。这两个总线周期的其余时间 ， AD7~AD0是浮空的。
D15~D0 D15~D8 D7~D0
A19~A1 A0 BHE
SEL A19~A1
高8位奇库
SEL A19~A1
低8位偶库
512K * 8 D15~D8
D15~D8 D7~D0
512K * 8 D7~D0
8086与存储器连接
2.2.3
8086CPU的存储器组织
二、8086存储器的奇偶库结构
• 分别从奇偶库中读取一个字节，该当如何？
2.2.3
8086CPU的存储器组织
一、存储器的标准结构——存储器单元结构
数据段
• 8086CPU 一次可访问16位
0200 0201 0202 0203
0204 0205 0206
0 1 4 9 16 25 36
数据，即两个存储单元；
• 通常，多个字节的数据存
放规则是：
高位在高端
低位在低端
2.2.3
2.3
8086CPU的总线操作时序
二、存储器的读周期时序
例：MOV AL,[1001H] ;M/IO=1
8086cpu物理存储规则
8086cpu物理存储规则一、结构说明8086CPU主要由三块部分组成、通过内部总线实现CPU内各个器件之间的联系：运算器进行信息处理：处理指令运算使用。
寄存器进行信息存储：存储地址数据使用。
控制器协调各种器件进行工作：发送读写执行使用。
二、寄存器寄存器是CPU内部的信息存储单元CPU通过寄存器存放、内存地址、数据、指令，通过总线访问主板上任意连接的设备。
8086CPU有14个寄存器：通用寄存器：AX、BX、CX、DX变址寄存器：SI、DI指针寄存器：SP、BP指令指针寄存器：IP段寄存器：CS、SS、DS、ES标志寄存器：PSW通用寄存器说明：•AX：计算乘法除法专用•BX：可作为指针寄存器专用、默认指向DS•CX：默认循环指针、指针转移专用•DX：配合AX计算乘法除法专用8086 CPU 物理存储规则一、CPU 存储CPU 存储主要通过寄存器，在8086CPU中寄存器最多可以存储16位数据，两个字节。
CPU寄存器存储单位：字：CPU寄存器使用位以字为单位、PC位、如16位32位64位、称为字、8086CPU的字长(word size)为16bit=2字节。
字节：1字节= 8bit 、1bit= 二进制1二、CPU 兼容上面说到8086CPU寄存器存储单元最多存储16位数据存储，那么上一代最多存储8位数据、那么如今的16位CPU是如何兼容8位CPU的，下面会有说明。
通用寄存器均可以分为两个独立的8位寄存器使用、两个8位寄存器作为一个16位寄存器使用。
高位低位：一个字(word)可以存在一个16位寄存器中这个字的高位字节存在这个寄存器的高8位寄存器这个字的低位字节存在这个寄存器的低8位寄存器通用寄存器AX可以分为AH和ALBX可以分为BH和BLCX可以分为CH和CLDX可以分为DH和DL高低位在内存中存储：低位字节存在低地址单元，高位字节存在高地址单元。
例：20000D（4E20H）存放0、1两个单元，18D（0012H）存放在2、3两个单元。
8086CPU内部结构
AF — 辅助进位标志，若低字节的第4位向上产生一个进位或 借位，则AF置“1”，否则置“0”；
执行部件
ZF — 零标志位, 若运算结果为零, 则ZF置“1”,否则置“0”； SF — 符号标志位，若算数运算的结果为负，SF置“1”, 否则置“0”；
OF — 溢出标志位，有符号数算术运算结果产生溢出,OF置“1”，否 则置“0”；
B0000H－B0F9FH， 4KB， 单色显示器显示缓冲区；
B8000H－BBF3FH，16KB，彩色显示器显示缓冲区； FFFF0H－FFFFFH，16B，复位程序入口；
执行部件
（1）16位算术逻辑单元ALU （2）4个16位数据寄存器
AX、BX、CX、DX，又可以分为8个8位寄存器使用：AH、 AL、BH、BL、CH、CL、DH、DL 数据寄存器用于存放操作数及中间结果，AX和AL可用作累加 操作，因此又可称作累加器。
（3）4个16位地址指针寄存器
SP (Stack Pointer)— 堆栈指针寄存器 BP (Base Pointer) — 基址指针寄存器 SI (Source Index) — 源变址寄存器 DI (Destination Index)— 目的变址寄存器 地址指针寄存器用于存放操作数的地址，编程时通过修改寄存 器的内容达到修改地址的目的。
Cp=1
8086引脚信号和功能－function diagram AD0 系 (S2)M/IO ～ RD 统 AD15 控 (LOCK)WR A16/S3 制 (S0)DEN ～ (S1)DT/R A19/S6 8086 总线 (RQ0)HOLD 控制 BHE/S7 (RQ1)HLDA ALE(QS0) READY INTA(QS1) CPU TEST INTR 控制 RESET NMI MN/MX CLK
8086CPU的结构与功能
8086CPU 的结构与功能CPU 结构与功能不管什么型号的CPU ，其内部均有这四⼤部件1. ALU ：算术逻辑单元2. ⼯作寄存器：分为数据寄存器和地址寄存器⼯作寄存器的⽬的是为了提⾼运算速度，希望参与运算的数据不从外部存储器去取数据，⽽是在CPU 内部取，所以要有能暂存少量数据的寄存器。
数据寄存器是专门存放数据的，地址寄存器是专门存放地址，进⾏间接寻址⽅式，但当地址寄存器不提供地址时，也可以⽤来暂存数据。
3. 控制器：中央指挥机关4. I/O 控制逻辑电路⼀般CPU 执⾏存储器（按字节组织）⾥⾯指令过程如下：1. CPU 通过控制器部件⾥⾯的程序计数器（PC ）给外部存储器的地址引脚输出地址（通过地址总线AB ），同时CPU 给存储器发送读操作命令；2. 在读操作下，就把这个地址单元的指令代码通过数据总线（DB ），取回来放在指令寄存器⾥⾯（IR ），注意此时因为指令没有执⾏完，所以PC 还不能去往下⼀条指令，IR 没有地⽅放数据。
3. 指令译码器（ID ）不断检测指令寄存器有没有数据，有的话就把指令取⾛放在ID ⾥⾯，取来的指令就被ID 译码分析，就知道这个指令希望CPU 做什么，怎么做；4. ID 通知控制逻辑部件，在相应的控制引脚发出相应的有效命令（读，写等）；5. 此条指令执⾏完，IR 为空，PC ⾃动增加到下⼀条指令的地址，执⾏下⼀条指令流程。
如果指令为n 字节，PC ⾃动增n 。
因为在取指令时候，不能执⾏指令，在执⾏指令时候，不能取指令，因此这种架构CPU 是取指令->执⾏指令->取指令...这样循环下去。
CPU 执⾏效率不⾼。
堆栈由先进后出原则组织的存储器区域，称为堆栈。
单⽚机应⽤中，堆栈是个特殊存储区，堆栈属于RAM 空间的⼀部分，堆栈⽤于函数调⽤、中断切换时保存和恢复现场数据（临时数据）。
对于8006 CPU ⽽⾔，堆栈操作是按字操作。
堆栈单元的地址指针由堆栈指针寄存器SP 的内容提供。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A0和BHE这两个信号必须结合起来作为I/O设备选择线，用以防
止对I/O设备的错误操作。
当一个I/O设备接在数据地址总线低8位(AD7～AD0)上时，这
个I/O设备所包括的所有端口地址都将是偶数地址(即A0=0)；
若一个I/O设备接在数据地址总线的高8位(AD15～AD8)上时， 那么此设备包含的所有端口地址都是奇数地址(即A0=1)。 如果某种特殊I/O设备既可使用偶地址又可使用奇地址，那 么A0就不能作为这个I/O设备内部端口的地址选择线使用。此时
00000H
特点：
存储单元的地址可以用 段的位置和段内的相对 位置表示 段的起始地址低四位为 零，故只用16位的寄存 器存放段基址的即可确 定段的起始地址 段内的偏移地址是16位 的，所以段的容量最大 为64KB
00010H
00020H
段0
段1 段2
10000H 10010H 10020H
段与段之间可以重叠
存储器中的信息可以分为程序、数据和计算机的状态等信 息，为了操作方便，存储器可以相应的划分为程序段、数据 段、堆栈段和附加段等。 用户编写的程序(包括指令代码和数据)被分别存储在代 码段、数据段、堆栈段和附加数据段中，这些段的段基址 分别存储在段寄存器CS、DS、SS和ES中，段内偏移地址可 由对应的地址寄存器或立即数给出
64K代码段 CS DS SS 60000H 80000H A0000H C0000H 64K附加段 64K堆栈段 64K数据段
60000H
80000H
A0000H
ES
C0000H
§3.3 8086微处理器系统的I/O端口
8086系统和外部设备之间是通过I/O接口电路来联系的。每 个I/O接口都有一个或几个端口。在微机系统中每个端口分配一 个地址号，称为端口地址。一个端口通常为I/O接口电路内部的 一个寄存器或一组寄存器。 8086CPU用地址总线的低16位作为对8位I/O端口的寻址线， 所以8086/8088系统可访问的8位I/O端口有65536(64 KB)个。( 但是IBM-PC系统只使用了A9～A0 10条地址线作为I/O端口的寻 址线，故最多可寻址210(1024)个端口地址)。 两个编号相邻的8位端口可以组合成一个16位的端口。一 个8位的I/O设备既可以连接在数据总线的高8位上，也可以连接 在数据总线的低8位上，为便于数据总线的负载相平衡，接在高 8位和低8位上的设备数目最好相等。
各个逻辑段之间可以紧密相连，也可以互相重叠。
在取指令时，CPU自动选择代码 段寄存器CS，左移4位后，加上 指令提供的16位偏移地址，计 算出要取指令的物理地址 在堆栈操作时，CPU自动选择堆 栈段寄存器SS，左移4位后，加 上SP提供的16位偏移地址，计 算出物理地址 在进行数据操作时，CPU依据寻 址方式选择DS或ES，左移4位后， 加上依据寻址方式提供的16位 偏移地址，计算出物理地址
…
6F H
FFFFFH
数据在存储器中的存放
将存储器内连续存放的两个字节视为一个16位的字数据。 规定字的高8位字节存放在高地址单元，字的低8位字节存 放在低地址单元。同时规定将低位字节的地址作为这个字 的地址。 规则字:将一个字数据的偶地址对应(存放在)低位字节， 奇地址对应高位字节，符合这种规则存放的字数据称为 “规则字”。否则，称为“非规则字”。 对规则字的存取操作需要一个总线周期能完成，对非规 则字的存取操作需要两个总线周期才能完成
物理地址=段基址×10H+偏移地址
8086/8088 CPU用BIU单元中的地址 加法器实现物理地址的计算，将段基 址左移四位，并在低四位补零，和偏 移地址相加得到20位的物理地址。
19
15 逻辑地址 4 段寄存器
0 偏移地址 0 0000 段地址
加法器 19 20位 物 理 地 址 0
信息的分段存储和段寄存器的 0 1H
…
4 6H DFH 6CH
…
0 01 1 F H 0 01 2 0H 0 01 2 1H
…
9 8H 6 5H 5E H A 6H 6 6H
…
E 8 0 09 H E 8 0 0A H E 8 0 0B H E 8 0 0C H E 8 0 0D H
存储器的分段结构
8086CPU中有关存放地址的寄存器如IP、SP等都是16 位的，只能直接寻址64 KB。为了对1 M个存储单元进行 管理，8086采用了段结构的存储器管理方法。 分段的形式：将1MB的存储空间分成若干个逻辑段， 每个逻辑段的容量小于或等于64 KB，各逻辑短的起始地 址必须是能被16整除的数，即段的起始地址的低四位二 进制码必须是0，一个段的起始地址的高十六位称为该段 的段基址；段内一个存储单元的地址，可以用相对于段 的起始地址的偏移量表示，这个偏移量称为段的偏移地 址，也称为有效地址（EA)，偏移地址是16位的，一个段 的容量最大为64KB。
存储单元的地址可以用 段基址和有效地址表示， 逻辑地址=段基址：偏移地址 称为逻辑地址
物理地址的形成
任何一个存储单元都有一个实际的二十位的地址编码，称为物理 地址。CPU在与存储器进行数据交换时，需要用物理地址来查找所 需要访问的存储单元，而在CPU内部是用16位的寄存器存放段基址 和偏移地址的，即CPU 内部存放的是逻辑地址。在进行数据交换时 需要进行逻辑地址和物理地址之间的转换。
§3.3 8086微处理器系统的存储器的组织
存储单元地址
8086的存储器组织的有关规定：
8086的存储器以字节为单位进 行编址，每个存储单元中存放一 个字节(一个8位的二进制信息)。 这种将存储器空间按字节顺序排 列的方式称“字节编址” 每一存储单元用惟一的一个 地址码(不带符号的整数)标识。 8086 最大能寻址 1 MB 个存储 单元，地址码为 00000H～ FFFFFH