5-4主存储器组织
第四章-存储器04-高速缓冲存储器
Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2：设一个Cache中有8块，访问主存进行读操作的块地址依次为： 10110、11010、10110、11010、10000、00100、10010， 求每次访问时Cache的内容。
硬件完成功能： 访存地址 转成 Cache地址 辅助存储器
Cache 的全部功能都是 由硬件完成的， 对程序员来说是透明的。
4.1、地址映象
映象：其物理意义就是位置的对应关系，将主存地址变成Cache地址。
常见的映象方式主要有三种： 1）直接映象 2）全相联映象 3）组相联映象
CPU Cache 字 数据总线 字
2位 主存区号标记 00 主存块号 比较 3位 区内块号 100 Cache块号 未命中 访问内存 000 001 010 011 100 101 110 111 块内地址 块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器（Cache）
考研试题精选：
假设：CPU执行某段程序时，共访问Cache 3800 次，访问主存200 次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：Cache—主存系统的平均存取时间和效率。 解： 系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111
计算机四级计算机组成原理知识点总结
计算机四级计算机组成原理知识点总结
计算机四级计算机组成原理涉及多个关键知识点，主要包括：
1.**计算机的基本组成**：计算机主要由运算器、控制器、存储器、输入设备和输出设备五大部件组成。
其中，运算器和控制器合称为中央处理器（CPU）。
2.**指令系统**：指令是计算机执行某种操作的命令，通常由操作码和操作数地址码组成。
指令系统是指一台计算机中所有指令的集合。
指令的长度取决于操作码的长度、操作数地址码的长度和操作数地址的个数，与机器字长没有固定的关系。
指令可以分为零地址指令、一地址指令等多种类型。
3.**计算机硬件层次结构**：计算机硬件层次结构可以分为微程序机器层（M0）、传统机器层（M1）、虚拟机器层（M2）、汇编语言机器层（M3）和高级语言机器层（M4）。
每一层都对应着不同的指令系统和执行方式。
4.**存储系统**：存储系统包括主存储器（内存）和辅助存储器（外存）。
主存储器是计算机直接访问的存储部件，其速度快，但容量小。
辅助存储器则容量大，速度慢，需要通过输入输出设备才能访问。
5.**输入输出系统**：输入输出系统负责计算机与外部世界的联系，包括输入设备和输出设备。
输入设备用于将外部信息输入到计算机中，输出设备用于将计算机的处理结果输出到外部世界。
6.**总线系统**：总线是连接计算机各部件的通信线路，包括数据总线、地址总线和控制总线。
总线系统负责在各部件之间传输数据和控制信号。
以上就是计算机四级计算机组成原理的主要知识点，掌握了这些知识，就能对计算机的基本组成和工作原理有深入的理解。
微机原理第五章 存储器
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
计算机导论第五章_计算机组成
只读存储器 Read-only memory (ROM) ROM的内容是由制造商写进去的
特性1：用户只能读不能写。
特性 2 ：非易失性。当切断电源后， 储存在 ROM 中的数据不会丢失。通常 用来存储那些关机后也不能丢失的程序 或数据
17:28 26
只读存储器 Read-only memory (ROM)
中央处理单元 (CPU) 用于数据的运算.
在大多数体系结构中，它有三个组成部分：
算术逻辑单元 (ALU) 控制单元
寄存器组（ 快速存储单元）
17:28 8
Figure 5.2 中央处理单元(CPU)
17:28 9
算术逻辑单元 The arithmetic logic unit (ALU)
算术逻辑单元对数据进行逻辑、移位和算术运算。 逻辑运算：非、与、或、异或 移位运算：逻辑移位运算和算术移位运算。 逻辑移位运算对无符号整数进行向左或右的移位 算术移位运算对带符号整数进行向左或右的移位 算术运算：第4章已讨论整数和实数的算术运算。
17:28 15
i 内存地址用无符号二进制整数定义。
17:28 16
Example 5.1
16千兆字节是（
）字节？
A、 216
解：B
ቤተ መጻሕፍቲ ባይዱ
B、234
C、240
D、244
E、256
16千兆＝24×210×220
17:28
17
Example 5.2
16T字节是（
）字节？
A、 216
解：D
B、234
C、240
需要借助激光把转换后的二进制数据刻在具 有反射能力的盘片上。 与磁盘相同，光存储设备也是以二进制数据 的形式来存储信息。
计算机组成原理实验(存储器)
引言
• 教学实验系统简介： 本教学实验系统采用部件单元式结构，主要部件单元 见实验箱。 • 教学实验系统特性： 1.若控制信号的跳线器跳左边，表示手动给信号，跳右边 表示控制信号自动产生。 2.实验箱正逻辑设计，指示灯亮表示1，指示灯灭表示0。 3.总清可清地址，需拨0—1—0。 4.做所有实验，总清不能拨在0位置，否则地址总线总为 0000000出厂默认跳线： J1~J12 跳左边 J13~J16 跳右边 J17 、J28空 J18 、J19、J23、J24、J25 跳左边 J20、J21、J22、J26、J27接上跳线 编程开关，拔在“运行”状态 ； 运行程序开关，拔在“运行”状态； 运行方式开关，拔在“单步”状态； SWC，SWA，总清，拔在上面。
实验一 存储器实验
• 本次实验所需用线 两根8芯接线，无需动跳线器。
实验一 存储器实验
• 教学实验系统出厂默认跳线： • J1~J12 跳左边 • J13~J16 跳右边 • J17 、J28空 • J18 、J19、J23、J24、J25 跳左边 • J20、J21、J22、J26、J27接上跳线 • 编程开关，拔在“运行”状态 ； • 运行程序开关，拔在“运行”状态； • 运行方式开关，拔在“单步”状态； • SWC，SWA 总清，拔在上面。
实验一 存储器实验
• 实验要求 １.往存储器的任意两个存储单元（你可自由设定， 应为16进制数）中写入相应的数据（你也可自由设 定，应为16进制数） 。 ２.读出你刚才设定的那两个存储单元中的数据， 检验是否是你在实验1中所写入的数据。 • 实验拓展内容 试着将乘法口诀表中的3*1=3、3*2=6、3*3=9、 3*4=12、3*5=15、3*6=18、3*7=21、3*8=24 、 3*9=27写入到存储器中，然后检验之。
微型计算机原理与组成-第5章 储存系统
· 读取CMOS-SRAM中的设备配置，确 定硬件运行环境。
· 系统引导、启动。
· 基本的输入输出控制程序。 · 存储一些重要的数据参数。 · 部分机器还含有硬化的部分操作系统。
ROM-BIOS一般为几十KB的容量，并 有逐渐加大的趋势，常为掩膜式ROM。 目前高档PC机已采用快速擦写存储器， 使ROM BIOS 的功能由软盘软件支撑升级。
5.4.5 页式虚拟存储器 页式虚拟存储器中的基本信息传送单 位为定长的页。
5.4.6 段页式虚拟存储器简介
段式虚拟存储器和页式虚拟存储器各有 其优缺点，段页式管理综合了两者的优点， 将存储空间仍按程序的逻辑模块分成段， 以保证每个模块的独立性及便于用户公用； 每段又分成若干个页。 页面大小与实存页相同，虚存和实存之 间的信息调度以页为基本传送单位。
2．CMOS-RAM 用于记录设备配置参数，如内存容量， 显示器类型，软硬磁盘类型及时钟信息等。 CMOS-RAM采用CMOS工艺制成，功耗很 少。
3．ROM-BIOS
ROM-BIOS用于存放基本的输入输出 系统程序，是操作系统驻留在内存中的最 基本部分，其主要用于以下几个方面。
· 开机后的自检。检测对象涉及计算机 系统的各主要功能部件包括CPU、ROM、 RAM、系统接口电路和键盘、软、硬磁 盘等外设。
5.1.1存储器的分类
1. 按存储介质分 按存储介质可以将存储器分为三种：半 导体存储器、磁表面存储器和光存储器。
2. 按存取方式分
按照存储器的存取可方式分为随机存取 （读写）存储器、只读存储器、顺序存取存 储器和直接存取存储器等。
第2章51系列单片机系统结构2.2存储器组织
字节 地址 80H
复位后 初值 FFH
I/O 端口 0(P0 口)
*I/O 端口 1(P1 口)
P1
P1.7 A7H
90H
FFH
*I/O 端口 2(P2 口)
P2
P2.7 B7H P3.7
A0H
FFH
*I/O 端口 3(P3 口) 串行数据缓冲 *串行控制 电源控制及 波特率选择 从地址寄存器 从地址掩蔽寄存器
(1) 工作寄存器区。该区域容量为32个字节，分为 四个区，每区8个字节，对应R0～R7寄存器名。 因此，R0的物理地址可能是00H，也可能是08H、 10H 或18H；同理，R1的物理地址可能是01H， 也可能是09H、11H或19H。 任何时候都只能选择四个工作寄存器区中的一个区 作为当前工作寄存器区，当前工作寄存器区由程序 状态字寄存器PSW的b4(RS1)、b3(RS0)位确定，具 体情况4、b3位 当前区 寄存器R7～R0地址 00 0区 07H～00H 01 1区 0FH～08H 10 2区 17H～10H 11 3区 1FH～18H 由于复位后PSW的b4、b3位为00，因此复位后将选择0 区作为当前工作寄存器区。 修改PSW的b4、b3位即可选择不同的工作寄存器区，这 有利于快速保护现场，提高程序执行效率和中断的响应速 度。
SFR 寄存器名 累加器 B 寄存器 助功能寄存器 助功能寄存器 1 时钟控制寄存器 堆栈指针 数据指针低 8 位 数据指针高 8 位 *程序状态字 符号 b7 Acc B AUXR AUXR1 CKCON SP DPL DPH PSW D7H Cy AFH EA BFH IP — IPH — E7H F7 — — —
哈佛体系结构的程序存储器与数据存储器都拥有自己独立 的总线和寻址空间（典型的如DSP，TI的C5000系列）
计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录
计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录片上地址模块内部体号模式5: 4高阶交叉4低阶交叉16存储器模块每4个形成一个大模块:片上地址模块内部体号模式6: 4并行访问4低阶交叉31 0模块片上地址模块号输出选择(1)所有这些存储器可以并行工作，因此带宽可以增加一般来说，并行内存访问的优点是简单且易于实现，缺点是访问冲突大。
高阶交错存储器具有扩展方便、存取效率低的优点。
低阶交叉存取存储器可以分时方式提高速度46，但扩展不方便。
(2)各种存储器的带宽与其工作频率有关。
不考虑冲突，如果有足够多的独立控制电路和寄存器，那么它们的带宽是相同的。
(3)存储器原理图注意，并行存取存储器非常类似于低阶交叉存取存储器，除了并行存取存储器使用存储器模块号(存储体号)来选择输出结果，而低阶交叉存取存储器用于为存储器模块(存储体)生成芯片选择信号，这通过流水线操作提高了存取速度。
3.14在页面虚拟内存中，一个程序由从P1到P5的5个虚拟页面组成程序执行过程中依次访问的页面如下:P2、P3、P2、P1、P5、P2、P4、P5、P3、P2、P5、P2假设系统为该程序的主存储器分配三个页面，主存储器的三个页面分别由先进先出、先进先出和优化调度(1)绘制主内存页面条目、替换和命中的表(2)计算三种页面替换算法的页面命中率3.15(1)当分配的主内存页的数量大于或等于5时，可以达到最高的页命中率，除了第一次调入未命中，所有访问都在47: 7实际命中之后，因此可以达到的最高页命中率是H？7？0.5833 12(2)由于当页面数大于或等于5时肯定可以达到最高的命中率，让我们看看当页面数小于5时是否可以达到命中率:当由分配的主存储器页面数等于4时，调度过程如下:489 LFU算法4调用中4 5 4 5 3 4 5* 3 2调用中4 5 3 2命中1 5 3* 2调用中1 5 3 2*命中1 5 3* 2命中1 5* 3 2命中1 5 3 2命中1 5 3* 2命中1 5 3 * 2命中1 5 3 2命中1 5 3 2命中1 5 3 2命中7调用中此时也能达到最高命中率。
操作系统练习题5-6答案
一、判断题1.（×）文件系统中分配存储空间的基本单位是记录。
2。
（×）文件系统中源程序是有结构的记录式文件。
3.（×）同一文件系统中不允许文件同名，否则会引起混乱。
4。
(×)特殊文件是指其用途由用户特殊规定的文件.5.（×)文件的索引表全部存放在文件控制块中。
6.（×)打印机是一类典型的块设备。
7。
（√）流式文件是指无结构的文件。
8。
（√)引入当前目录是为了减少启动磁盘的次数.9.(×）文件目录必须常驻内存。
10。
（×）固定头磁盘存储器的存取时间包括搜查定位时间和旋转延迟时间. 11.（×)在文件系统中，打开文件是指创建一个文件控制块。
12。
(×）磁盘上物理结构为链接结构的文件只能顺序存取。
13.（×)文件系统的主要目的是存储系统文档.14。
（√)对文件进行读写前，要先打开文件.15。
（×）选择通道主要用于连接低速设备。
16。
（×)如果输入输出所用的时间比处理时间短得多，则缓冲区最有效.17.（×)引入缓冲的主要目的是提高I/O设备的利用率。
18。
(√）文件目录一般存放在外存。
二、选择题1．在下列调度算法中,（ A ）不属于进程调度算法.A．电梯调度法 B．优先级调度法 C．时间片轮转法 D． FIFO法2．如果文件采用直接存取方式且文件大小不固定,则宜选择（D )文件结构。
A．任意 B．顺序 C．随机 D．索引3．CPU输出数据的速度远远高于打印机的打印速度，为了解决这一矛盾，可采用（C )。
A．交换技术 B．覆盖技术 C．缓冲技术 D．DMA技术4．使用户所编制的程序与实际使用的物理设备无关,这是由设备管理的（ A ）功能实现的。
A．设备独立性 B．设备分配 C．缓冲管理 D．虚拟设备5．在设备分配中,可能会发生死锁的分配方式是( C ）.A．静态方式 B．单请求方式 C．多请求方式 D．假脱机方式6．在磁盘的访问过程中，时间花费最多的是（A ）。
（第5章操作系统的资源管理）习题五答案
（第5章操作系统的资源管理）习题五答案习题五参考答案（P132）5-1什么是虚拟资源？对主存储器⽽⾔，⽤户使⽤的虚拟资源是什么？答：虚拟资源是⽤户使⽤的逻辑资源，是操作系统将物理资源改造后，呈现给⽤户的可供使⽤的资源。
对主存储器⽽⾔，⽤户使⽤的虚拟资源是虚拟存储器。
提供给⽤户使⽤虚拟存储器的⼿段是逻辑地址空间，⽤户在编程时使⽤的是逻辑地址，空间⼤⼩不受限制（也就是说逻辑地址空间可以⽐物理地址空间⼩也可以⽐物理地址空间⼤）。
5-2常⽤的资源分配策略有哪两种？在每⼀种策略中，资源请求队列的排序原则是什么？答：常⽤的资源分配策略有先来先服务策略和优先调度策略。
在先来先服务策略中资源请求队列的排序原则是按照提出请求的先后次序排序；在优先调度策略中资源请求队列的排序原则是按照提出请求的紧迫程度（即优先级）从⾼到底排序。
5-3什么是移臂调度？什么是旋转调度？答：移臂调度是指在满⾜⼀个磁盘请求时，总是选取与当前移臂前进⽅向上最近的那个请求，使移臂距离最短。
旋转调度是指在满⾜⼀个磁盘请求时，总是选取与当前读写磁头旋转⽅向上最近的那个请求，使旋转圈数最少。
5-4什么是死锁？试举例说明。
答：⼀组进程中，每个进程都⽆限等待被该组进程中另⼀进程所占有的资源，因⽽永远⽆法得到资源，这种现象称为进程死锁，这⼀组进程就称为死锁进程。
设某系统拥有⼀台输⼊机和⼀台打印机，并为进程P1和P2所共享。
在t1时刻，进程P1和P2分别占⽤了输⼊机和打印机。
在t2（t2 > t1）时刻，进程P1请求打印机，P1将被阻塞，进⼊等待打印机的等待队列中，等待P2释放打印机。
在t3（t3 > t2）时刻，进程P2请求输⼊机，P2将被阻塞，进⼊等待输⼊机的等待队列中，等待P1释放输⼊机。
此时，P1和P2进⼊了永久的互等状态，即P1和P2成为死锁进程，出现了死锁现象。
5-5产⽣死锁的原因是什么？产⽣死锁的必要条件是什么？答：产⽣死锁的原因主要有：（1）竞争有限的系统资源。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14
cs
A13 14 A 0 D 14
cs
A13 D A0
cs
A13 14 A 0 D
D7
D6 DB
D0
7
位扩展
读写信号线的连接
• 各个芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*，各 个芯片同时读出或同时写入。
RD WR MEM A13 AB A0
14
cs
A13 14 A 0
14
cs
A13 14 A 0
D 14
cs
A13 D A0
cs
A13 14 A 0 D
D7
D6 DB
D0
5
位扩展
地址线的连接
• 存储芯片和主存储器的存储单元数都为16K，则地址线数都为14根。 • 各个存储芯片14个地址引脚A13~A0并联到CPU地址总线。
RD WR MEM A13 AB A0
14
23
…
(4) 确定片选信号
地址译码可采用以8KB为区域单位，将64KB的存储空间分为8个8KB的 区域，则一个这样的区域内包含1片ROM或2片RAM。采用3-8译码器，用地 址的高3位作为译码器的输入信号。对于RAM，A12用于选择单位区域内的 两个RAM芯片之一，而对于ROM， A12作为片内地址。
Y5
_____
Y6
Y7
RAM
A CS
_____
A CS
_____
A
_____
CS
A
_____
CS
A
_____
CS
A
_____
CS
8K×8
D
8K×8
D
4K×8 4K×8
WR* D WR* D
4K×8 4K×8
WR* D WR* D
WR* RD* D7-D0
OE* RD*
MREQ*
OE* A15-12
E000H~FFFFH
2片RAM
24
_____ ____________
MREQ A15-13 A15-0 A12 CPU ROM
CS
_____ _____ _____
3-8 译码
_____ _____
A15 A14 A13 C B A
_____
Y0 A12
Y1 Y2 A11-0 RAM
Y3
Y4
_____
位扩展
14 A13～0 M/IO A14 A15 14 00 01 10 11 14 14 A13～0 cs U8 cs A13～0 U16 D 14 A13～0 cs U0 cs U1 cs U7
A13～0
D
14
A13～0
14
A13～0
D
D
14
A13～0
cs U9 cs U17
D
14
A13～0
cs U15 cs
cs
U1
D7～0
14 RD WR
A13～0
cs
U3
D7～0 8 D7～0
9
字扩展
数据线的连接
• 8位字长无需扩展，每个芯片的8根数据线D7~D0并联到CPU数据总线
A13～0 MEM A14 A15 14 14 A13～0
cs
U0
D7～0
2－4 译码 器
00 01 11
14
A13～0
cs
U1
D7～0
21
解题过程
(1) 写出对应的二进制地址码
A15A14A13A12A11A10 … A7 … A4 A3 … A0
2片 8K×8位
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
32位 字地址 0 4 8 12 16 +3 04H +2 03H +1 02H +0 01H 字地址 0 4 8 12 16 +3 01H +2 02H
大端序（Big endian）
• 高字节存储在起始地址 • 例：int i = 0x04030201;
32位 +1 03H +0 04H
DEC和Intel的CPU一般采用小端，如PDP-11, 80x86。 IBM、Motorola、Sun的机器一般采用大端。如SPARC 有的CPU即能工作于小端， 又能工作于大端， 如ARM， PowerPC， Alpha。 18
高位地址用于选择芯片
11
字扩展
地址译码和片选线的连接
• 4段地址空间由CPU的高位地址A15和A14区分。 • 经2-4译码器产生4个选择信号，分别连接4个芯片的片选信号
A13～0 MEM 14 14 A13～0
cs
U0
D7～0
A14 A15
2－4 译码 器
00 01 11
14
A13～0
cs
U1
ROM
A CS* A CS* A CS* A CS A CS* A CS*
8K×8
D
8K×8
D
4K×8 4K×8
WR* D WR* D
4K×8 4K×8
WR* D WR* D
WR* RD* D7-D0
OE* RD*
练习(2006年B卷)
用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器， CPU寻址空间为64KB，其中RAM的地址为0000H～5FFFH， ROM的地址为6000H～9FFFH，两种芯片各需要多少片？片选 信号如何产生？画出此存储器组成结构图及与CPU的连接图。 答 ： RAM 的 地 址 范 围 为 000 0_0000_0000_0000 ~ 010 1_1111_1111_1111，容量为24K (214+213)。RAM芯片容量为8K, RAM芯片字长为4位，故需要8K×4的芯片6片。 ROM 的 地 址 范 围 为 011 0_0000_0000_0000 ~ 100 1_1111_1111_1111 。 ROM 芯片容量为 8K ，低位地址 A12~A0 为 0_0000_0000_0000 ~ 1_1111_1111_1111，高位地址A15A14A13为 011~100 ，所以 ROM 占用两根片选线。 ROM 芯片字长为 8 位， 需要8K×8的芯片2片。 片选信号由A15A14A13译码产生。 27
cs
A13 14 A 0
D 14
cs
A13 D A0
cs
A13 14 A 0 D
D7
D6 DB
D0
6
位扩展
片选信号线的连接
• 回顾：片选信号的作用 • 位扩展方式的各个芯片总是同时工作，因此各芯片的片选信号并联到 CPU的MEM*信号线，该信号在CPU访问存储器时有效。
RD WR MEM A13 AB
会不会多个芯片同时驱动 数据总线，引起冲突？
14
A13～0
cs
U3
D7～0 8 D7～0
10
字扩展
地址空间分配
• 主存：64K，芯片：16K • 当CPU访问某一个地址单元时，只有一个芯片的地址空间 包含了要访问的单元地址，因此，4个芯片不能同时选中。
芯片 U0 U1 U2 U3 占据的地址空间 （16进制） 0000H~3FFFH 4000H~7FFFH 8000H~BFFFH C000H~FFFFH 片选地址 （A15A14） 00 01 10 11 芯片内地址（A13~A0） 00 0000 0000 0000~11 1111 1111 1111 低位地址用于片内寻址 00 0000 0000 0000~11 1111 1111 1111 00 0000 0000 0000~11 1111 1111 1111 00 0000 0000 0000~11 1111 1111 1111
D
2-4 译 码 器
D
14
A13～0
U23
D
字扩展
RD WR
cs 14 A13～0 U24 D 14 D0 A13～0
cs U25 D 14 D1 A13～0
cs
U31
D
D7
15
小结：MM与CPU的连接
地址引脚：与地址总线AB低位地址相连，供CPU选 择片内的某一存储单元。
数据引脚：与数据总线DB相连，接受来自CPU的数 据或向它们提供数据。
片选端 CS: 通常连接着由地址总线AB的高地址经译 码后的选择线，或直接连着CPU提供的内存操作控制 线，实现CPU对内存操作的控制。 RAM读/写端：与CPU的读/写控制线相连。 ROM输出允许端 OE ：与CPU的读控制线相连。
16
存储器的编址方式
按字编址
• 指令中操作数的单位是“字”， 不能按字节操作 • 假设字长32位，地址编排如下 图
• 确定存储芯片的类型
NVM, RAM
• 确定所需存储芯片的数量 • 确定扩展方式
位扩展：字长的扩充 字扩展：存储单元数的扩充 字位同时扩展
• 确定连接关系
地址、数据和读写控制
3
位扩展
（1）位扩展，即每个存储单元二进制位数的扩展。例如：用 16K×1的芯片组成16K×8的存储器，则连接图如下：
A15 A14 A13 A12 D C B A Y14* Y15*
4-16 译码 Y0*Y1* Y2*Y3* Y4*Y5* Y6* Y7*
A15-0 A12 CPU A11-0
如果地址译码采用以RAM 4KB为区域单位，将64KB 的存储空间分为 RAM 16个4KB的区域，则一个这样的区域内包含半片ROM或1片 RAM。采用4-16译码器，用地址的高4位作为译码器的输入信号。