计算机组成原理第4章主存储器
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理 第 4 章 存储器系统
• 存储单元的编址
• 编址单位：存储器中可寻址的最小单位。 • ① 按字节编址：相邻的两个单元是两个字节。 • ② 按字编址：相邻的两个单元是两个字。
• 例如一个32位字长的按字节寻址计算机，一个 存储器字中包含四个可单独寻址的字节单元。 当需要访问一个字，即同时访问4个字节时，可 以按地址的整数边界进行存取。即每个字的编 址中最低2位的二进制数必须是“00” ，这样可 以由地址的低两位来区分不同的字节。
• 主存储器用于存放CPU正在运行的程序和数据。 主存与CPU之间通过总线进行连接。
地址总线 MAR CPU MDR (k 位) 数据总线 (n 位) R/W MFC
2013-11-4 27
主 存 2k×n 位
主存的操作过程
• MAR：地址寄存器 MDR：数据寄存器
读操作（取操作） 地址 （MAR） AB
2013-11-4
5
(3) 高速缓冲存储器（Cache）
• Cache是一种介于主存与CPU之间用于解 决CPU与主存间速度匹配问题的高速小 容量的存储器。 • Cache用于存放CPU立即要运行或刚使用 过的程序和数据。
2013-11-4
6
2．按存取方式分类
• (1) 随机存取存储器(RAM) • RAM存储器中任何单元的内容均可按其地址随机地 读取或写入，且存取时间与单元的物理位置无关。 • RAM主要用于组成主存。
主存储器的组成和基本操作
地 址 译 码 驱 动 电 路 存 储 阵 列 读 写 电 路 数 据 寄 存 器 数 据 总 线
时序控制电路 R/W
2013-11-4
MFC
图 4-1
主存储器的基本组成 18
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理第四章部分课后题答案（唐朔飞版）
计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。
计算机组成原理第四章存储系统(一)(含答案)
计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。
1-3-4-5计算机组成原理课后习题答案
第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
4、答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。
5、答：特点是：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置(5) 指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。
计算机组成原理第4章主存储器(00001)资料讲解
CS
WE
DOUT
片选读时间 taCS
CPU必须在这段时 间内取走数据
片禁止到输出的传 输延迟tPLH CS→DOUT
15
1. 静态存储器（SRAM）（6）
(2) 开关特性
写周期时序 地址对写允许WE的保持时间 th Adr
地址对写允许WE的建立时间 tsu
Adr
Adr
CS
WE
最小写允许宽度tWWE
保持1，0 的双稳态 电路
存储单元
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor) 场效应晶体管，或者称S管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
器
控制电路
0 … 31
读/写电路 Y地址译码
CS WE DIN H ×× LLL LLH L H×
DOUT H H H DOUT
操作方式
未选 写“0” 写“1”
读
WE CS
A5 … A9
14
1. 静态存储器（SRAM）（5）
(2) 开关特性
读周期时序
Adr
地址对片选的建立时间 tsu Adr→CS
27
4.6 非易失性半导体存储器（4）
3．可擦可编程序的只读存储器（EPROM） 为了能修改ROM中的内容，出现了EPROM。其原理：
VPP(+12V)
控制栅 浮置栅
5～7V
源n+
漏n+
P型基片
28
4.6 非易失性半导体存储器（5）
3．可擦可编程序的只读存储器（EPROM） 存储1，0的原理：
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2、单管动态RAM工作原理
行选择信号 Q C
列选择信号
刷新 放大器
数据输入/输出线
4.8 主存储器的组成与控制
主存储器： 计算机中存放当前正在执行的程序和其使用数据
的存储器。 存储器的地址：
对存储单元进行顺序编号。 地址空间：
地址长度所限定能访问的存储单元数目。
主存储器的基本组成与结构 １、主存储器的基本结构
单译码存储结构 （64*8位）
X0
A0
X 地
址
译
码 X63
A5
器
0,0
63，0
0,7
63，7
R/W CE
三态双向缓冲存储器
D0
D7
双译码存储结构
4.5.3 半导体随机存储器
●静态随机存储器SRAM ●动态随机存储器DRAM
1. 静态RAM的工作原理
Vcc
Q3
Q4
选择线 Q5 Q1
I/O
Q6 Q2
缺点：
是需要多个芯片组合工作。适合 动态RAM和大容量静态RAM。
1022
1023
位结构
3、地址译码器
功能: 接收系统总线传来的地址信号，产生地址译码信号后，选
中存储矩阵中的某个或几个基本存储单元。 分类：
单译码、双译码。 单译码方式适合小容量的存储器。 例如：地址线12根，对应4096状态，需4096译码线。 双译码方式适合大容量存储器(矩阵译码器）。分X、Y两 个方向的译码。 例如：地址线12根。X、Y方向各6根，4096状态，128根译 码线。
第四章 主存储器
4.1 存储器和存储系统
存储器： 存放计算机程序和数据的设备
存储系统： 包括存储器以及管理存储器的软硬件和相
应的设备
存储系统的层次结构
根据各种存储器的存 储容量、存取速度和价格 比的不同，将它们按照一 定的体系结构组织起来， 使所放的程序和数据按照 一定的层次分布在各种存 储器中。
控制信号
控制电路
K
地
位 地 址 总
M
址 .存
A
译 .储
R
码 .体
器
读 写 电 路
线
N
M
位
D
数
R
据
总
线
4.8.1 存储器容量的扩展
1、位扩展
地
址
线 A21
22 条
A0
数 D7
据。
线
8 条
。 D0
·
I/O
4M1 I/O I/O
CS I/O R/W
2、字扩展
A20
A19 A0
A19~A0
CS
1M 8 R/W
辅存(光盘,磁盘) : 优:容量大,信息长久保存,单位成本低 缺:存取速度慢
数据存储：
CPU正在运行的程序和数据存放在主存，暂时不 用的程序和数据存放在辅存，辅存只与主存进行数据 交换。
4.2 存储器的类型和特点
按存储介质分 半导体存储器、磁表面存储器、光存储器
按读写性质分 随机读写存储器（RAM） 静态存储器（SRAM）；动态存储器（DRAM）。 它们存储的内容断电则消失故称为易失性存储器。 只读存储器（ROM） 掩膜型ROM，EPROM，EEPROM。 其内容断电也不消失故称为非易失性存储器。
CPU CACHE
主存（内存） 辅存（外存）
1、主存和高速缓存之间的关系
Cache引入 为解决cpu和主存之间的速度差距,提高整机的运算速
度,在cpu和主存之间插入的由高速电子器件组成的容量不 大,但速度很高的存储器作为缓冲区。 Cache特点
存取速度快，容量小，存储控制和管理由硬件实现。 Cache工作原理
排列方式：
●字结构
●位结构
ห้องสมุดไป่ตู้
字结构：
D7 D6
D0
同一芯片存放一个字
的多位(1024b=128B)。
0
优点：
1
选中某个单元,其包含 的各位信息可从同一芯片 读出。
缺点：
127
芯片外引线较多，成 本高。适合容量小的静态 RAM。
字结构
位结构：
1
同一芯片存放多个字的同一位。 2
优点：
3
芯片的外引线少。
按在计算机中的层次作用分 主存储器、辅助存储器、高速缓冲存储器。
4.3 存储器的主要技术指标
存储容量： 存放信息的总数，通常以字节 Byte)为单位B、KB、MB、
GB、TB。 存储周期：
CPU连续两次访问存储器所需要的最短时间间隔。 最大存取时间:
是存储器从接到寻找存储单元的地址码开始,到读出或存 入数据为止所需的时间。 存储器的价格：
。 ROM分类:
掩膜ROM、PROM、EPROM、EEPROM。
4.5.2存储器的基本结构及各部分的功能
1、半导体存储器的基本组成
A0
A1
地
址
译
码
器
AF-1
存储矩阵
存储控制逻辑
R/W
CE
三
D0
态
D1
双
向
缓
冲
器 DW-1
CE
2、存储矩阵
一个基本单元电路只能存放一位二进制信息， 为保存大量信息，存储器中需要将许多基本单元电 路按一定的顺序排列成阵列形式，这样的这列称为 存储矩阵。
D7~D0
在较短时间内由程序产生的地址往往集中在存储器逻 辑地址空间的很小范围内。（指令分布的连续性和循环程 序及子程序的多次执行：程序访问的局部性）
数据分布不如指令明显，但对数组的访问及工作单元 的选择可使存储地址相对集中。
2、主存与辅存之间的关系
主存(半导体)： 优:速度快 缺:容量受限,单位成本高,断电丢失信息
为了“存”一个字到主存，CPU先将信息在主存中的地址 经AR送地址总线，并将信息字送DR、同时发出‘写’命令。此 后，CPU等待写操作完成信号。主存储器从数据总线接收到信 息字并按地址总线指定的地址存储，然后经ready控制线发回 存储器操作完成信号、这时‘存’数操作完成。
CPU
MAR K位
MDR N位
通常以每位价格P来衡量。 其他：
可靠性、存储密度、信息存储的长期性、功耗(分操作功 耗和维持功耗)、物理尺寸(集成度)。
4.4 主存储器的基本操作
CPU通过AR（地址寄存器）、DR（数据寄存器）和总线与 主存进行数据传送。为了从存储器中取一个信息字，CPU必须 指定存储器字地址并进行“读”操作，同时等待从主存储器发 来的回答信号通知CPU读操作完成、主存储器通过ready线做出 回答，若ready信号为“1’，说明存储字的内容已经读出，并 放在数据总线上，送入DR、这时“取”数操作完成。
AB RD WR DB
Ready
存储器
2K字 （N位/字）
4.5 半导体存储器
4.5.1常用半导体存储器
RAM和ROM RAM组成结构器件分双极型和MOS型。 双极型：速度快、集成度低、功耗大、成本高。 MOS型:速度低，集成度高，功耗低，工艺简单。
RAM分类： SRAM、 FPRAM、EDORAM、SDRAM、SGRAM、DDRRAM、RDRAM