计算机组成原理——第四章测试题
计算机组成原理第四章单元测试（二）（含答案）
计算机组成原理第四章单元测试（二）（含答案）第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时，功能部件（）将地址从虚拟（逻辑）地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中，Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。
某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内任意一行的位置上，则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间，且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是（）A、地址转换是指把逻辑地址转换为物理地址B、一般来说，逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。
问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中，错误的是（）A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是（）A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系，组相联映射是多对一的映射关系C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中，错误的是（）A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中，正确的是A、采用直接映射时，CaChe无需使用替换算法B、采用最优替换算法，CaChe的命中率可达到100％C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错，但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中，与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础，是程序访问的局部性原理C、Cache与主存统一编址，Cache地址空间是主存的一部分D、Cache功能均由硬件实现，对程序员透明21、下列关于存储系统的描述中正确的是( ）A、每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间B、多级存储体系由cache、主存和虚拟存储器构成C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D、当Cache未命中时，CPU以直接访问主存，而外存与CPU之间则没有直接通路22、下列关于TLB、cache和虚存页(Page)命中组合情况中，一次访存过程中可能发生的是( ）A、TLB命中、cache命中、Page命中B、TLB未命中、cache命中、Page命中C、TLB未命中、cache未命中、Page命中D、TLB未命中、cache命中、Page未命中23、下列RAID组中需要的最小硬盘数为3个的是（）A、RAID 1B、RAID 3C、RAID 5D、RAID 1024、下列RAID技术中采用奇偶校验方式来提供数据保护的是（）A、RAID 1B、RAID 3C、RAID 5D、RAID 1025、在请求分页存储管理方案中，若某用户空间为16个页面，页长1 K B，虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。
计算机组成原理第四章习题
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。
注意：最后一项操作中，移入通用寄存起R1最高位的不是状态触发器C的值，而是 ALU运算的符号位Cy的值，通用寄存器和Q联合右移时，不能支持与C的循环移位。
4.10 在浮点数中为什么采用隐藏位？在什么时刻处理隐藏 位？
原码尾数中使用隐藏位技术，是指把非“0”值的 规格化浮点数的尾数最高位上的1强行去掉（隐 藏起来），这是通过左移原来的尾数实现的，最 高位上的1看不见了，却可以使结果的表示精度 多出了一个二进制位，考虑到隐藏位和剩余尾数， 则此时它所代表的实际值在1～2之间。
（3）计算X+Y A：求阶差：|△E|=|1011-0110|=0101 B：对阶：Y变为 1 011 0 00000 1101101 C：尾数相加：00 0110011 00000+ 00 00000 1101101=00
0110110 01101 D：规格化：左规：尾数为0 1101100 1101，阶码为1010 F：舍入处理：采用0舍1入法处理，则有00 1101100+1=00
参考答案：在教学计算机中, 为控制运算器完成指定的数据运算、 传送功能，必须给出要用的数据组合、ALU要完成的运算功能、和 对运算结果的保存及送出办法；
选择送到ALU最低位的进位信号的状态，如何处理最高、最低位的 移位信号的状态，是否保存运算结果的特征位信号等问题，都要依 据指令执行的实际需求来处理，不是运算器内部功能所能包含的， 故只能到Am2901芯片之外来解决。
计算机组成原理第四章课下练习题
计算机组成原理第四章课下练习题CH4 存储系统一．判断题1．计算机的主存是由RAM和ROM两种半导体存储器组成的。
( )2．CPU可以直接访问主存，而不能直接访问辅存。
( )3．辅存比主存的存储容量大、存取速度快。
( )4．动态RAM和静态RAM都是易失性半导体存储器。
( )5．Cache的功能全部由硬件实现。
( )6．引入虚拟存储器的目的是为了加快辅存的存取速度。
( )7．多体交叉存储器主要是为了解决扩充存储容量的问题。
( )8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。
( )9．多级存储体系由Cache、主存和辅存构成。
( )10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。
( )二．选择题1．主（内）存用来存放( )。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是( )。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有( )。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是( )。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是( )。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的数目最少应为。
A．23 B．25 C．22 D．209．常用的虚拟存储器由( )两级存储器组成，其中辅存是大容量的磁表面存储器。
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理第4章习题参考答案
第4章 数值的机器运算4-2．某加法器采用组内并行，组间并行的进位链，4位一组，写出进位信号C6逻辑表达式。
[解] 组间并行的进位链，产生的最低一组的进位输出为：C4=G1*+P1*C0 （其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1；P1*=P4P3P2P1）然后在组内产生进位信号C6：C6=G6+P6C5=G6+P6G5+P6P5C44-4．已知X和Y，使用它们的变形补码计算出X+Y，并指出结果是否溢出。
（1）X=0.11011，Y=0.11111（2）X=0.11011，Y=-0.10101（3）X=-0.10110，Y=-0.00001（4）X=-0.11011，Y=0.11110[解]（1）[X]补=0.11011，[Y]补=0.1111100.11011 [X]补+00.11111 [Y]补01.11010 [X+Y]补 结果正溢出！（2）[X]补=0.11011，[Y]补=1.0101100.11011 [X]补+11.01011 [Y]补00.00110 [X+Y]补 结果不溢出！X+Y=0.00110（3）[X]补=1.01010，[Y]补=1.1111111.01010 [X]补+11.11111 [Y]补11.01001 [X+Y]补 结果不溢出！X+Y=-0.10111（4）[X]补=1.00101，[Y]补=0.1111011.00101 [X]补+00.11110 [Y]补00.00011 [X+Y]补 结果不溢出！X+Y=0.000114-5．已知X和Y，使用它们的变形补码计算出X-Y，并指出结果是否溢出。
（1）X=0.11011，Y=-0.11111（2）X=0.10111，Y=0.11011（3）X=0.11011，Y=-0.10011（4）X=-0.10110，Y=-0.00001[解]（1）[X]补=0.11011，[Y]补=1.00001， [-Y]补=0.1111100.11011 [X]补+00.11111 [-Y]补01.11010 [X-Y]补 结果正溢出！（2）[X]补=0.10111，[Y]补=0.11011, [-Y]补=1.0010100.10111 [X]补+11.00101 [-Y]补11.11100 [X-Y]补 结果不溢出！X-Y=11.11100（3）[X]补=0.11011，[Y]补=1.01101, [-Y]补=0.1001100.11011 [X]补+00.10011 [-Y]补01.01110 [X-Y]补 结果正溢出！（4）[X]补=1.01010，[Y]补=1.11111，[-Y]补=0.0000111.01010 [X]补+00.00001 [-Y]补11.01011 [X-Y]补 结果不溢出！X-Y=-0.101014-6．已知：X=0.1011，Y=-0.0101求：[X/2]补 ,[X/4]补 ,[-X]补 ,[Y/2]补 ,[Y/4]补 ,[-Y]补,[2Y]补[解] 由[X]补=0.1011,[Y]补=1.1011 得：[X/2]补=0.0101，[X/4]补=0.0010，[-X]补=1.0101[Y/2]补=1.1101，[Y/4]补=1.1110，[-Y]补=0.0101，[2Y]补=1.01104-7. 设下列数据长8位，包括一位符号位，采用补码表示，分别写出每个数右移或左移两位之后的结果（1）0.1100100 (2) 1.0011001 (3) 1.1100110 （4）1.0000111[解] （1）右移两位后为 0.0011001 左移两位后为1.0010000（溢出）或0.0010000 （2）右移两位后为 1.1100110 左移两位后为0.1100100（溢出）或1.1100100（3）右移两位后为1.1111001 左移两位后为 1.0011000（4）右移两位后为 1.11000001 左移两位后为0.0011100（溢出）或1.00111004-8．分别用原码乘法和补码乘法计算X×Y.(1) X=0.11011,Y=－0.11111(2) X=－0.11010,Y=－0.01110[解]原码乘法：（1）|X|=0.11011 → B, |Y|=0.11111 →C，0→A5=1，+ |X|00.1101100.01101 1 0 1 1 1 1 部分积右移1位5=1，+ |X|01.0100000.10100 0 1 0 1 1 1 部分积右移1位5=1，+ |X|01.0111100.10111 1 0 1 0 1 1 部分积右移1位5=1，+ |X|01.1001000.11001 0 1 0 1 0 1 部分积右移1位5=1，+ |X|01.1010000.11010 0 0 1 0 1 0 部分积右移1位所以， |X×Y|=0.1101000101X×Y=-0.1101000101（2） |X|=0.11010 → B， |Y|=0.01110 → C， 0→A5=0，+ 000.0000000.00000 0 0 0 1 1 1 部分积右移1位5=1，+ |X|00.1101000.01101 0 0 0 0 1 1 部分积右移1位5=1，+ |X|01.0011100.10011 1 0 0 0 0 1 部分积右移1位5=1，+ |X|01.0110100.10110 1 1 0 0 0 0 部分积右移1位5=0，+ 000.1011000.01011 0 1 1 0 0 0 部分积右移1位所以, |X×Y|=0.010*******X×Y=+0.010*******补码乘法：（1）[X]补=0.11011 → B, [Y]补=1.00001 → C， 0 → A[-X]补说明 + [-X]补5C 6=10，+ [-X]补11.0010111.10010 1 1 0 0 0 0 1 部分积右移1位+ [X]补5C 6=01，+ [X]补00.0110100.00110 1 1 1 0 0 0 0 部分积右移1位5C 6=00，+ 000.0011000.00011 0 1 1 1 0 0 0 部分积右移1位5C 6=00，+ 000.0001100.00001 1 0 1 1 1 0 0 部分积右移1位5C 6=00，+ 000.0000100.00000 1 1 0 1 1 1 0 部分积右移1位+ [-X]补 5C 6=10，+ [-X]补所以， [X×Y]补=1.0010111011X×Y =-0.1101000101（2）[X]补=1.00110 → B， [Y]补=1.10010 → C， 0→A[-X]补说明5C 6=00，+ 01位+ [-X]补 00.11010 C 5C 6=10,+ [-X]补00.1101000.01101 0 0 1 1 0 0 1 部分积右移1位+ [X]补 11.00110 C 5C 6=01，+ [X]补11.1001111.11001 1 0 0 1 1 0 0 部分积右移1位+ 0 00.00000 C 5C 6=00，+ 011.1100111.11100 1 1 0 0 1 1 0 部分积右移1位+ [-X]补 00.11010 C 5C 6=10，+[-X]补00.1011000.01011 0 1 1 0 0 1 1 部分积右移1位+ 0 5C 6=11，+ 000.01011所以， [X×Y]补=0.010*******X×Y = 0.010*******4-10．分别用原码和补码加减交替法计算X/Y 。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
计算机组成原理 课堂练习-第四章
一、单项选择题1．下列叙述中( )是正确的。
A．主存可由RAM和ROM组成B主存只能由ROM组成C．主存只能由RAM组成D以上答案都不正确2．和辅存相比，主存的特点是( )。
A．容量小：速度快、成本高B．容量小、速度快、成本低C、容量大、速度快、成本高D容量大、速度快、成本低3．一个16 K×32位的存储器，其地址线和数据线的总和是( )。
A．48 B．46 C．38 D．444．一台计算机有64 MB的主存，字长为4字节，那么在存储器中对单个字寻址需要( )位地址。
A．23 B 24 C 25 D．265．某存储器容量为32 K×16位，则( )A、地址线l6根，数据线32根B、地址线32根，数据线16根C、地址线15根，数据线16根D、地址线16根，数据线16根6．某存储器容量为32K×16位，则( )A．其地址线是16根 B 其地址线数与16无关C．其地址线数与16有关 D 无法确定其地址线与16的关系8．DRAM地扯分两次输入(行选通RAS、列选通CAS)的目的是( )。
A．提高速度B．减少芯片引出线C．刷新D电平需要9．在磁盘存储器中，以下正确的描述是( )。
A．各磁道的位密度相等B．内圈磁道的位密度较大C．外圈磁道的位密度较大D．内外圈磁道的位密度相等位密度是磁道单位长度上的记录的二进制代码的位数，由于每个磁道记录的信息量是相等的，而内圈的长度较短，所以内圈磁道的位密度较大。
10．活动头磁盘存储器的寻道时间通常是指( )。
A．最大寻道时间B．最小寻道时间C．最大寻道时间和最小寻道时间的平均值D．最大寻道时间和最小寻道时间之和11．多体交叉存储器主要解决的问题是( )。
A 扩充主存储器的容量B 提高主存储器数据传输率C．减少主存储器芯片数量 D 简化线路结构12．一个四体并行低位交叉存储器，每个模块的容量是64 K×32位，存取周期为200 ns，在下列说法中( )是正确的。
计算机组成原理第四章课下练习题答案
CH4 作业答案一、判断题1.√2. √3.×4. √5. √6. ×7. ×8. √9. √10. ×二、选择题1.D2.A3.A4.B5.C6.D7.C8.C9.A10.A 11.D 12.B 13.A 14.C 15.D 16.C 17.D 18.D19.A 20.D 21.C三、填空题1.答：程序和数据；存储位置2.答：无关；随机访问3.答：存储体；读写电路4.答：随机存储器( R A M )5.答 : 行选通列选通6.答 : 647.答 : 双稳态电路刷新 ( 或恢复 )8.答 : 两行选通列选通9.答 :刷新10.答 : 地址线控制11.答 : 地址片选12.答 : 8 413.答 : 20 1614.答 : 可多次擦写紫外线照射15.答 : 一次性写入的可编程芯片16.答 : 容量小速度快17.答 : 快速度18.答 : 虚拟存储器19.答 : 主存-辅存主存容量不足20.答 : 虚拟地址( 逻辑地址) 实际地址( 物理地址)21.答 : Ca c h e 的访问命中率22.答 : 一快块冲突23.答 : 8 1324.答 : 1024 6425.答 : 寄存器 Cache 主存辅存26.答 : 掩膜 R O M27.答:3FFFFH28.答 : 存储容量；存取周期29.答:ROM RAM 顺序存储器直接存储器30.答:地址寄存器地址译码器31.答:1024 6432.答:程序访问内存的局限性33.答:静态RAM 动态RAM34.答 : 19 1635.答 : 全相联直接36.答 : 存储介质37.答 : 半导体存储器、磁存储器光存储器38.答 : 非易失性存储器易失性存储器39.答 : 普通 R O M 可编程 R O M 可擦写可编程 R O M 电可擦可编程 R O M40.答 : c ach e 主存磁盘光盘41.答 : 6442.答 : 主存辅存逻辑物理地址映射43.答 : 掩膜 R O M44.答 : 1024 1024 845.答 : 存储体地址寄存器读写电路46.答 : 读/ 写时间47.答 : 电容是否充电定时刷新48.答：静态RAM。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、采用规格化的浮点数是为了（D）
A、增加数据的表示范围
B、方便浮点运算
C、防止运算时数据溢出
D、增加数据的表示精度
2、以下（D）表示法主要用来表示浮点数中的阶码
A、原码
B、补码
C、反码
D、移码
3、浮点加减运算中的对阶指（A）
A、将较小的一个阶码调整到与较大的一个阶码相同
B、将较大的一个阶码调整到与较小的一个阶码相同
C、将被加数的阶码调整到与加数的阶码相同
D、将加数的阶码调整到与被加数的阶码相同
4、假定采用IEEE 754单精度浮点数格式表示一个数，则该数为（B）
A、（+1.125）10×210
B、（+1.125）10×211
C、（+0.125）10×211
D、（+0.125）10×210
5、如果浮点数的尾数用补码表示，则下列（D）中的尾数是规格化形式
A、1.11000
B、0.01110
C、0.01010
D、1.00010
6、float型数据通常用IEEE 754单精度浮点数格式表示，若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x = -8.25，则FR1的内容是（A）
A、C104 0000H
B、C242 0000H
C、C184 0000H
D、C1C2 0000H
7、运算器虽由许多部件组成，但核心部件是（A）
A、算术逻辑运算单元ALU
B、多路开关
C、数据总线
D、累加寄存器ACC
8、使用74LS181这种器件来构成一个16位的ALU，需要使用（B）片。
A、2
B、4
C、8
D、16
9、用4片74181和1片74182相配合，具有（D）传递功能
A、串行进位
B、组内并行进位，组间串行进位
C、组内串行进位，组间并行进位
D、组内、组间均为并行进位
10、和外存储器相比，内存储器的特点是（C）
A、容量大、速度快、成本低
B、容量大、速度慢、成本高
C、容量小、速度快、成本高
D、容量小、速度快、成本低
11、磁盘属于（D）类型的存储器
A、随机存取存储器
B、只读存储器
C、顺序存取存储器
D、直接存取存储器
12、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（C）
A、RAM
B、ROM
C、RAM和ROM
D、都不对
13、计算机的存储系统是指（D）
A、RAM
B、ROM
C、主存储器
D、Cache、主存储器和外存储器
14、一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是（C）
A、主存存放正在CPU中运行的程序，速度较快，容量很大
B、Cache存放当前所有频繁访问的数据，特点是速度最快、容量较小
C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢
D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快
15、以下器件中存取速度最快的是（C）
A、Cache
B、主存
C、寄存器
D、磁盘
16、在下列几种存储器中，CPU可直接访问的是（A）
A、主存储器
B、磁盘
C、磁带
D、光盘
17、下列叙述中，（A）是正确的
A、主存可由RAM和ROM组成
B、主存只能由RAM组成
C、主存只能由ROM组成
D、都不对
18、在存储器层次结构中，存储器从速度最快到最慢的排列顺序是（D）
A、寄存器-主存-Cache-辅存
B、寄存器-主存-辅存-Cache
C、寄存器-Cache-辅存-主存
D、寄存器-Cache-主存-辅存
19、在存储器层次结构中，存储器从容量最大到最小的排列顺序是（C）
A、寄存器-主存-Cache-辅存
B、寄存器-主存-辅存-Cache
C、辅存-主存-Cache-寄存器
D、寄存器-Cache-主存-辅存
20、以下（A）表示从主存M中读出数据
A、M(MAR) →MDR
B、(MDR) →M(MAR)
C、M(MDR) →MAR
D、(MAR) →M(MDR)
21、以下（B）表示向主存M中写入数据
A、M(MAR) →MDR
B、(MDR) →M(MAR)
C、M(MDR) →MAR
D、(MAR) →M(MDR)
22、用户程序所存放的主存空间属于（A）
A、随机存取存储器
B、只读存储器
C、顺序存取存储器
D、直接存取存储器
23、下面有关系统主存的叙述中，错误的是（D）
A、RAM是可读可写存储器，ROM是只读存储器
B、ROM和RAM的访问方式相同，都采用随机访问方式进行
C、系统的主存由RAM和ROM组成
D、系统的主存都是用DRAM芯片实现的
24.半导体静态存储器SRAM的存储原理(A)
A、依靠双稳态电路
B、依靠定时刷新
C、依靠读后再生
D、信息不再变化
25.动态RAM的特点是（C)
A、工作中存储内容动态地变化
B、工作中需要动态地改变访存地址
C、每隔一定时间刷新一遍
D、每次读出后需根据原存内容全部刷新一遍
26.和静态RAM相比，动态RAM具有（B）优点
A、容量能随应用任务需要动态变化
B、成本低、功耗低
C、掉电后内容不会丢失
D、内容不需要再生
27.下列存储器中可电改写的只读存储器是（A）
A、EEPROM
B、EPROM
C、ROM
D、RAM
28.下列几种存储器中，（A）是易失性存储器
A、Cache
B、EPROM
C、Flash Memory
D、CDROM
29.既具有SRAM读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM是（B）
A、EEPROM
B、FLASH
C、EPROM
D、PROM
30.静态半导体存储器SRAM指（C）
A、在工作过程中，存储内容保持不变
B、在断电后信息仍保持不变
C、不需动态刷新
D、芯片内部有自动刷新逻辑
31.下列说法中正确的是（C）
A、半导体RAM信息可读可写，且断电后仍能保持记忆
B、DRAM是易失性RAM，而SRAM中的存储信息是不易失的
C、半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
D、半导体RAM是非易失性的RAM。