存储器组织结构
计算机存储器层次结构
计算机存储器层次结构计算机存储器层次结构是指计算机内部存储器的层次组织结构，用于实现高效的数据存取和处理。
它按照存取速度、容量和成本的不同，将存储器划分为不同的层次，每一层次都有其特定的作用和性能要求。
本文将介绍计算机存储器层次结构的基本原理和各层次的特点。
一、计算机存储器层次结构的概述计算机存储器层次结构由快速访问相对较小的高速缓存(Cache)、较慢但容量更大的主存储器(Main Memory)和更大但访问速度较慢的辅助存储器(Auxiliary Storage)三部分组成。
这些存储器以不同的速度、容量和成本提供对数据的存取，形成了存储器层次结构。
它的设计目标是在满足计算机性能要求的情况下，尽量降低成本。
二、高速缓存高速缓存是计算机存储器层级结构中最快速的一层，它位于CPU内部或者CPU与主存储器之间，用于存储近期频繁访问的数据和指令。
高速缓存的目的是通过减少CPU等待数据的时间，提高计算机的运行速度。
高速缓存有多级结构，分为L1、L2、L3等多个级别。
其中L1缓存离CPU最近，速度最快，容量最小。
它一般由数据缓存和指令缓存组成，以提供对数据和指令的快速访问。
L2和L3缓存容量较大，速度较L1缓存慢一些。
它们的作用是进一步提高CPU的性能。
三、主存储器主存储器是计算机中最重要的存储器之一，也是CPU能直接访问的主要存储区域。
它通常是由动态随机存取存储器(DRAM)构成。
主存储器的容量相对较大，能够存储大量的数据和指令。
主存储器的访问速度介于高速缓存和辅助存储器之间，它的数据和指令可以传输到高速缓存中，供CPU进行处理。
主存储器的速度较快，但相对于高速缓存而言还是较慢，因此，当CPU无法从高速缓存中获取所需数据时，需要从主存储器中获取。
四、辅助存储器辅助存储器是计算机存储器层次结构中速度最慢但容量最大的一层，用于长期存储数据和程序。
常见的辅助存储器包括硬盘驱动器、光盘和闪存等。
辅助存储器的访问速度较主存储器慢很多，但它的容量很大，足以存储大量的数据和程序。
存储器的层次结构及组成原理
存储器的层次结构及组成原理一、引言存储器是计算机中非常重要的组成部分，它用于存储和读取数据。
随着计算机技术的发展，存储器也在不断地升级和改进。
存储器的层次结构是指不同类型的存储器按照速度、容量和成本等方面的差异被组织成一种层次结构。
本文将介绍存储器的层次结构及其组成原理。
二、存储器的层次结构1. 存储器分类根据存取速度不同，可将存储器分为主存（RAM）、高速缓存（Cache）、二级缓存、三级缓存等多级缓存以及辅助存储器（ROM、磁盘等）。
2. 层次结构主要分为三个层次：CPU内部高速缓冲寄存器（L1 Cache）、CPU外部高速缓冲寄存器（L2 Cache）和主内存（RAM）。
3. 层次结构优点层次结构能够充分利用各种类型的硬件设备，使得计算机系统能够更加高效地运行。
在执行指令时，CPU首先从最快的L1 Cache中查找数据，如果没有找到，则会查找L2 Cache，最后才会查找主内存。
这样的层次结构设计可以大大提高CPU访问数据的速度，减少CPU等待的时间。
三、存储器的组成原理1. 静态随机存取存储器（SRAM）SRAM是一种使用静电场来存储数据的存储器。
它由多个存储单元组成，每个单元由一个触发器和两个传输门组成。
SRAM的读写速度非常快，但是它比较昂贵，并且需要更多的电源。
2. 动态随机访问存储器（DRAM）DRAM是一种使用电容来存储数据的存储器。
它由多个存储单元组成，每个单元由一个电容和一个开关组成。
DRAM比SRAM更便宜，但是读写速度相对较慢。
3. 双倍数据率SDRAM（DDR SDRAM）DDR SDRAM是一种高速内存技术，可以在每个时钟周期传输两次数据。
这使得DDR SDRAM比普通SDRAM更快。
4. 图形双倍数据率SDRAM（GDDR SDRAM）GDDR SDRAM是一种专门为图形处理器设计的高速内存技术。
它具有更高的频率和带宽，适用于处理大量图像和视频数据。
5. 闪存闪存是一种非易失性存储器，可以在断电时保存数据。
操作系统复习存储器管理
第一章 存储器管理4.1 存储器的层次结构—存储器应容量大,便宜,速度跟上处理器4.1.1 多级存储器结构通常有三层,细分为六层,如图4-1, 越往上,速度越快,容量越小,价格越贵; 寄存器和主存又称可执行存储器,进程可直接用指令访问,辅存只能用I/O 访问;4.1.2 主存储器与寄存器1.主存储器---内存,保存进程运行时的程序和数据;CPU与外围设备交换的信息一般也依托于主存储器地址空间;为缓和访存速度远低于CPU 执行指令的速度,在计算机系统中引入了寄存器和高速缓存;2.寄存器---与CPU 协调工作,用于加速存储器的访问速度,如用寄存器存放操作数,或用地址寄存器加快地址转换速度等;4.1.3 高速缓存和磁盘缓存1.高速缓存---根据程序执行的局部性原理将主存中一些经常访问的信息程序、数据、指令等存放在高速缓存中,减少访问主存储器的次数,可大幅度提高程序执行速度;2.磁盘缓存---将频繁使用的一部分磁盘数据和信息,暂时存放在磁盘缓存中,可减少访问磁盘的次数;它依托于固定磁盘,提供对主存储器存储空间的扩充,即利用主存中的存储空间,来暂存从磁盘中读/写入的信息;4.2 程序的装入和链接多道程序运行,需先创建进程;而创建进程第一步是将程序和数据装入内存;将源程序变为可在内存中执行的程序,通常都要经过以下几个步骤：编译---若干个目标模块；链接---链接目标模块和库函数,形成装入模块；装入---图 4-2 对用户程序的处理步骤寄存器高速缓存主存磁盘缓存磁盘可移动存储介质CPU 寄存器主存辅存第一步第二步第三步内存4.2.1 程序的装入——无需连接的单目标模块装入理解装入方式1. 绝对装入方式Absolute Loading Mode ---只适用单道程序环境如果知道程序的内存位置,编译将产生绝对地址的目标代码,按照绝对地址将程序和数据装入内存;由于程序的逻辑地址与实际内存地址完全相同,故不须对程序和数据的地址进行修改;绝对地址：可在编译时给出或由程序员直接赋予;若由程序员直接给出,不利于程序或数据修改,因此,通常是在程序中采用符号地址,然后在编译或汇编时转换为绝对地址;2. 可重定位装入方式Relocation Loading Mode ---适于多道程序环境多道程序环境下,编译程序不能预知目标模块在内存的位置;目标模块的起始地址是0,其它地址也都是相对于0计算的;此时应采用可重定位装入方式,根据内存情况,将模块装入到内存的适当位置,如图4-3 作业装入内存时的情况 ;3.动态运行时装入方式Dynamic Run-time Loading ---适于多道程序环境可重定位装入方式并不允许程序运行时在内存中移动位置;但是,在运行过程中它在内存中的位置可能经常要改变,此时就应采用动态运行时装入方式;动态运行时的装入程序,在把装入模块装入内存后,并不立即把装入模块中的相对地址转换为绝对地址,而是把这种地址转换推迟到程序真正执行时才进行;因此,装入内存后的所有地址都仍是相对地址;问题：程序装入内存后修改地址的时机是什么4.3 连续分配方式4.3.3 动态分区分配——根据进程需要动态分配内存1. 分区分配中的数据结构1 空闲分区表—用若干表目记录每个空闲分区的分区序号、分区始址及分区的大小等数据项;2 空闲分区链--为实现对空闲分区的分配和链接,在每分区起始部分,设置前向指针,尾部则设置一后向指针;为检索方便,在分区前、后向指针中,重复设置状态位和分区大小表目;当分0内存空间区被分配后,把状态位由“0”改为“1”时,前、后向指针失去意义;图 4-5 空闲链结构2. 分区分配算法P1231首次适应算法first-fit —空闲分区链以地址递增次序链接 每次按分区链的次序从头查找,找到符合要求的第一个分区;2 循环首次适应算法—FF 算法的变种从上次找到的空闲分区位置开始循环查找,找到后,修改起始查找指针; 3 最佳适应算法—空闲分区按容量从小到大排序 把能满足要求的、最小的空闲分区分配给作业 4 最坏适应算法——空闲分区按容量从大到小排序 挑选最大的空闲区分给作业使用；5) 快速适应算法—根据容量大小设立多个空闲分区链表3. 分区分配操作1.分配内存请求分区u.size; 空闲分区m.size; m.size-u.size ≤size,说明多余部分太小, 不再切割,将整个分区分配给请求者；否则从该分区中划分一块请求大小的内存空间,余下部分仍留在空闲分区链;如图4-6 内存分配流程;2.回收内存1 回收区与插入点的前一空闲分区F1相邻：合并,修改F1大小;2 回收区与后一空闲分区F2相邻：合并,修改首地址和大小;3 回收区同时与前、后两个分区邻接：合并,修改F1大小,取消F2;4 回收区不邻接：新建表项,填写首地址和大小,并插入链表;如图前向指针N ＋20N 个字节可用后向指针N ＋2图 4-6 内存分配流程4.3.6 可重定位分区分配1．动态重定位的引入例：在内存中有四个互不邻接的小分区,容量分别为10KB 、30KB 、14KB 和26KB;若现有一作业要获得40KB 的内存空间,因连续空间不足作业无法装入;可采用的一种解决方法是：通过移动内存中作业的位置,以把原来多个分散的小分区拼接成一个大分区的方法,称为“拼接”或“紧凑;由于用户程序在内存中位置的变化,在每次“紧凑”后,都必须对移动了的程序或数据进行重定位;图 4-8 紧凑的示意4.3.7 对换即中级调度1. 对换Swapping 的引入(a ) 紧凑前(b ) 紧凑后“活动阻塞”进程占用内存空间；外存上的就绪作业不能进入内存运行;所谓“对换”,是指把内存中暂时不能运行的进程或者暂时不用的程序和数据,调出到外存上,以便腾出足够的内存空间；再把已具备运行条件的进程或所需要的程序和数据,调入内存;对换是提高内存利用率的有效措施;根据对换单位可分为：进程对换、页面对换和分段对换;为了能实现对换,系统应具备以下三方面功能：对换空间的管理、进程的换出与换入2. 进程的换出与换入1进程的换出选择阻塞且优先级最低的进程,将它的程序和数据传送到磁盘对换区上;回收该进程所占用的内存空间,并对该进程的进程控制块做相应的修改;2进程的换入找出“就绪” 但已换出到磁盘上时间最久的进程作为换入进程,将之换入,直至已无可换入的进程;4.4 基本分页存储管理方式前面的连续分配方案会形成许多“碎片”,“紧凑”方法可以解决碎片但开销大;是否允许进程离散装入 离散单位不同,称分页式存储和分段式存储;不具备对换功能称为“基本分页式”,支持虚拟存储器功能称为“请求基本分页式”;4.4.1 页面与页表1. 页面1 页面和物理块---将进程的逻辑地址空间分成若干个大小相等的片,称为页面,并为各页编号;相应地把内存空间分成与页面相同大小的若干个存储块,称为物理块,也同样编号;分配时,将进程中的页装入到物理块中,最后一页经常装不满一块而形成 “页内碎片”;2 页面大小---页面的大小应选择适中;页面太小,内存碎片减小,利用率高；但页表过长,占大量内存;页面较大,页表长度小；但页内碎片大;因此,页面的大小应选择得适中,且页面大小应是2的幂,通常为512 B~8 KB;2. 地址结构分页地址中的地址结构如下：31 12 11 0它含有两部分：页号P12～31位,最多有1M 页和页内位移量W0～11位,每页的大小4KB ； 对某特定机器,其地址结构是一定的;若给定一个逻辑地址空间中的地址为A,页面的大小为L,则页号P 和页内地址d 可按下式求得：MODL A d L A INT P ][=⎥⎦⎤⎢⎣⎡=3. 页表---实现从页号到物理块号的地址映射用户程序0 页1 页2 页3 页4 页5 页…n 页页表内存4.4.2 地址变换机构任务：将逻辑地址转换为物理地址；页内地址变换:因页内地址与物理地址一一对应, 可直接转换；页号变换：页表可实现从逻辑地址中页号到内存中物理块号的变换； 1．基本的地址变换机构a. 页表功能可由一组专门的寄存器实现原理；b. 页表大多驻留内存,系统中只设置一页表寄存器来存放页表在内存的始址和页表长度实际操作；c. 进程未执行时,页表始址和长度存放在PCB 中;执行时才将这两个数据装入页表寄存器中过程;图 4-12 分页系统的地址变换机构2. 具有快表的地址变换机构a. 仅用页表寄存器时,CPU 每存取一数据要两次访问内存页表-地址变换-数据；b. 为提高地址变换速度,可在地址变换机构中增设一具有并行查寻能力的特殊高速缓冲寄存器用以存放当前访问的那些页表项,称为“快表”;c. ->在CPU 给出逻辑地址,将页号P 送入快表 ->页号匹配,读物理块号后送物理地址寄存器->无匹配页号,再访问内存中页表,把从页表项中读出的物理块号送地址寄存器；同时,再将此页表项存入到快表中;->如快表已满,则OS 须找到一换出页表项换出; 为什么增加“快表”为了提高地址变换速度,可在地址变换机构中增设一个具有并行查寻能力的特殊高速缓冲寄存器,又称为“联想寄存器”Associative Memory,或称为“快表 “快表”有何缺点越界中断图 4-13 具有快表的地址变换机构4.5 基本分段存储管理方式4.5.1 分段存储管理方式的引入为什么引入推动内存从固定分配到动态分配直到分页存储,主要动力是内存利用率,而引入分段存储管理方式,主要是为了满足用户和程序员的下述一系列需要：1方便编程---把作业按逻辑关系划分为若干段,每段有自己的名字和长度,并从0开始编址;LOAD 1,A|<D>; STORE 1,B|<C>2 信息共享---段是信息的逻辑单位;为实现共享,存储管理应与用户程序分段的组织方式相适应;3 信息保护---对信息的逻辑单位进行保护,应分段管理;4 动态增长---分段存储能解决数据段使用过程中动态增长;5 动态链接---运行过程中动态调入以段为单位的目标程序;4.5.2 分段系统的基本原理1. 分段作业划分为若干段,如图4-16,每个段用段号来代替段名,地址空间连续;段的长度由逻辑信息长度决定,因而各段长度不等;其逻辑地址由段号段名和段内地址所组成,结构如下： 31 16 15 0该地址结构中,允许一个作业最多有64K 个段,每个段的最大长度为64KB;编译程序能自页表寄存器逻辑地址L 物理地址动根据源程序产生若干个段;2.段表,其中每段占一个表项,中;图4-16 利用段表实现地址映射3.分页和分段的主要区别1 页是信息的物理单位,分页是为提高内存的利用率,是为满足系统管理的需要;段则是信息的逻辑单位,分段是为了能更好地满足用户的需要;2 页的大小固定且分页由系统硬件实现；而段的长度不固定,通常由编译程序根据信息的性质来划分;3 分页的作业地址空间是一维的,程序只需一个地址记忆符；而分段的作业地址空间是二维的,程序员既需给出段名,又需给出段内地址;4.5.3 信息共享可重入代码纯代码:允许多个进程同时访问的代码;绝对不允许可重入代码在执行中改变,因此,不允许任何进程修改它;4.5.4 段页式存储管理方式1.基本原理---,,,4KB;作业空间内存空间子程序段数据段(a)段号(S)段内页号(P)页内地址(W)(b)主程序段图4-21 利用段表和页表实现地址映射4.6 虚拟存储器的基本概念前面各种存储器管理方式共同点：它们要求将一个作业全部装入内存后方能运行,于是出现了下面这样两种情况：1 有的作业很大,其所要求的内存空间超过了内存总容量,作业不能全部被装入内存,致使该作业无法运行;2 有大量作业要求运行,但由于内存容量不足以容纳所有这些作业,只能将少数作业装入内存让它们先运行,而将其它大量的作业留在外存上等待;4.5.1 虚拟存储器的引入1.常规存储器管理方式的特征1 一次性;将作业全部装入内存后方能运行,此外有许多作业在每次运行时,并非其全部程序和数据都要用到;一次性装入,造成了对内存空间的浪费;2 驻留性;作业装入内存后一直驻留,直至运行结束;尽管因故等待或很少运行,都仍将继续占用宝贵的内存资源;现在要研究的问题是：一次性及驻留性在程序运行时是否必需;2.局部性原理早在1968年, Denning.P就曾指出：1 程序执行时,除了少部分的转移和过程调用指令外,在大多数情况下仍是顺序执行的;2 过程调用将会使程序的执行轨迹由一部分区域转至另一部分区域,但经研究看出,过程调用的深度在大多数情况下都不超过5;3 程序中存在许多循环结构,这些虽然只由少数指令构成, 但是它们将多次执行;4 程序中还包括许多对数据结构的处理, 如对数组进行操作,它们往往都局限于很小的范围内;局限性主要表现在下述两个方面：1 时间局限性－由于循环操作的存在;如果程序中的指令或数据一旦执行,则不久以后可能再次访问;2 空间局限性－由于程序的顺序执行;程序在一段时间内所访问的地址,可能集中在一定的范围之内;3. 虚拟存储器定义---基于局部性原理程序运行前,仅须将要运行的少数页面或段装入内存便可启动,运行时,如果需要访问的页段尚未调入内存缺页或缺段,用OS提供请求调页段功能调入;如果此时内存已满,则还须再利用页段的置换功能,将内存中暂时不用的页段调至外存,腾出足够的内存空间后,再将要访问的页段调入;所谓虚拟存储器,是指具有请求调入功能和置换功能,能从逻辑上扩充内存容量的一种存储器系统;其逻辑容量由内存容量和外存容量之和所决定,其运行速度接近于内存,成本接近于外存;4.6.3 虚拟存储器的特征1)多次性---一个作业被分成多次调入内存运行,最初装入部分程序和数据,运行中需要时,再将其它部分调入;2)对换性---允许在作业的运行过程中进行换进、换出;换进和换出能有效地提高内存利用率;3)虚拟性---从逻辑上扩充内存容量,使用户所看到远大于实际内存容量;这是虚拟存储器最重要的特征和最重要的目标;4)离散性---是以上三个特性的基础,在内存分配时采用离散分配的方式;备注：虚拟性是以多次性和对换性为基础的,而多次性和对换性又必须建立在离散分配的基础上;4.7 请求分页存储管理方式4.6.1 请求分页中的硬件支持---页表、缺页中断和地址变换请求分页系统是在分页的基础上,增加了“请求调页”和“页面置换”功能,每次调入和换出基本单位都是长度固定的页,实现比请求分段简单;1．页表机制---将用户地址空间中的逻辑地址变换为内存空间中的物理地址,因只将部分调入内存,需增设若干项;在请求分页系统中的每个页表项如下所示：1 状态位P：该页是否已调入内存,供访问时参考;2 访问字段A：记录一段时间内本页被访问的频率,供选择换出页时参考;3 修改位M：页在调入内存后是否被修改过,供置换页面时参考;4 外存地址：指出该页在外存上的地址,即物理块号,供调入该页时参考;4.7.2 内存分配策略和分配算法1.最小物理块数的确定是指能保证进程正常运行所需的最小物理块数,当系统为进程分配的物理块数少于此值时,进程将无法运行;进程应获得的最少物理块数与计算机的硬件结构有关;对于某些简单的机器,所需的最少物理块数为2,分别用于存放指令和数据,间接寻址时至少要有三块;对于某些功能较强的机器,因其指令本身、源地址和目标地址都可能跨两个页面,至少要为每个进程分配6个物理块,以装入这些页面;2. 物理块的分配策略请求分页系统的两种内存分配策略：即固定和可变分配策略；两种置换策略：即全局置换和局部置换;可组合出以下三种策略;1 固定分配局部置换Fixed Allocation, Local Replacement--每进程分配一定数目的物理块,在整个运行期间都不再改变,换入换出都限于这些物理块;每个进程物理块难以确定,太多太少都不好2 可变分配全局置换Variable Allocation, Global Replacement --每进程分配一定数目的物理块,OS 保持一空闲物理块队列;进程缺页时,摘下一空闲块,并将该页装入;3 可变分配局部置换Variable Allocation, Local Replacemen －－每进程分配一定数目的物理块;进程缺页时,只允许从该进程内存页中选出一页换出;若缺页中断频繁,再为该进程分配若干物理块,直至缺页率减少；若缺页率特低,则减少该进程的物理块数,应保证缺页率无明显增加;3. 物理块分配算法1 平均分配算法－－将所有可供分配的物理块,平均分配给各个进程; 例如,有100个物理块,5个进程,每进程可分20个物理块;未考虑到各进程本身的大小;2 按比例分配算法－－根据进程的大小按比例分配物理块;共n 个进程,每进程页面数为si,则页面数的总和为：设可用的物理块为m,每进程分到的物理块数为bi,有：3 考虑优先权的分配算法－－为了照顾重要、紧迫的作业尽快完成,为它分配较多的空间;通常采取：把可供分配的物理块分成两部分：一部分按比例分给各进程；另一部分根据优先权分给各进程;有的系统是完全按优先权来分配;4.7.3 调页策略1. 何时调入页面1 预调页策略缺页前 ：页面存放连续,用预测法一次调入多个相邻页,预测成功率仅为50％;2 请求调页策略缺页时：运行中,发现不在内存,立即请求,由OS 调入;2. 从何处调入页面请求分页系统中外存分为两部分：文件区和对换区;这样,当发生缺页请求时,系统应从何处将缺页调入内存：1 系统拥有足够的对换区,可以全部从对换区调入所需页面;在进程运行前,须将有关的文件拷贝到对换区;2 系统缺少足够的对换区,这时凡是不会被修改的文件,都直接从文件区调入,由于它们未被修改而不必换出;但对于可能被修改的部分,换出时调到对换区,以后需要时,再从对换区调入;3 UNIX 方式;凡是未运行过的页面,都应从文件区调入；曾运行过但已换出的页面,放在∑==ni iS S 1m SS b ii ⨯=对换区,下次应从对换区调入;4.8 页面置换算法当进程运行时,所访问的页面不在内存而需要将他们调入内存,但内存无空闲时,需要选择一页面换出到对换区,选择算法即页面置换算法;算法评价：页面置换频率低,调出页面将不会或很少访问;4.8.1 最佳置换算法和先进先出置换算法1. 最佳Optimal 置换算法由Belady 于1966年提出的一种理论上的算法;原理：其所选择的被淘汰页面,将是以后永不使用的, 或是在最长未来时间内不再被访问的页面;特点：通常可获得最低的缺页率,但由于进程运行不可预知而无法实现,用来评价其他算法;假定系统为某进程分配了三个物理块,并考虑有以下的页面号引用串：7,0,1,2,0,3,0,4,2,3,0,3,2,1,2,0,1,7,0,1进程运行时,先将7,0,1三页装入内存;当进程要访问页面2时,将会产生缺页中断,此时OS 根据最佳置换算法,将选择页面7予以淘汰;共发生6次页面置换;图 4-25 利用最佳页面置换算法时的置换图 2. 先进先出FIFO 页面置换算法---总是置换最先进入内存的页面;用FIFO 算法共发生12次页面置换;该算法与进程的实际运行规律不相符,有些页面经常被访问全局变量,常用函数;图 4-26 利用FIFO 置换算法时的置换图4.8.2 最近最久未使用Least Recently Used LRU 置换算法1. LRU置换算法 ---在无法预测各页面将来使用情况下,利用“最近过去”作为“最近将来”的近似选择最近最久未使用的页面予以淘汰;用LRU 算法共发生9次页面置换;引用率70770170122010320304243230321201201770101页框(物理块）203图 4-27 LRU 页面置换算法2. LRU 置换算法的硬件支持LRU 算法比较好,但为了快速知道哪一页是最近最久未使用的页面,需要硬件支持：寄存器或栈;1 寄存器为了记录某进程在内存中各页的使用情况,须为每个页面配置一个移位寄存器,可表示为：原理：进程访问某物理块时,先将寄存器的Rn-1位设成1;此时,定时信号将每隔一定时间将寄存器右移一位;若将n 位寄存器的数看做是一整数,那么,具有最小数值的寄存器所对应的页面,就是最近最久未使用的页面;例：某进程在内存中有8个页面,为每页面配置一8位寄存器时的LRU 访问情况,如图4-28图 4-28 某进程具有8个页面时的LRU 访问情况2 栈--利用栈来保存当前使用的各页面的页面号;原理：每当进程访问某页面时,便将该页面的页面号从栈中移出,将它压入栈顶;因此,栈顶始终是最新被访问页面的编号,而栈底则是最近最久未使用页面的页面号;假定现有一进程所访问的页面的页面号序列为：4,7,0,7,1,0,1,2,1,2,6随着进程的访问,栈中页面号的变化情况如图4-29所示;在访问页面6时发生了缺页,此时页面4是最近最久未被访问的页,应将它置换出去;LRU 算法较好,但要求较多硬件支持, 实际使用接近LRU算法－Clock 算法;图引用率70770170122010323104430230321013201770201页框2304204230230127127011474074704170401741074210741207421074621074-29 用栈保存当前使用页面时栈的变化情况。
请简要介绍存储器层次结构及其作用。
请简要介绍存储器层次结构及其作用。
存储器层次结构是计算机体系结构中的一个重要概念，用来描述计算机中不同层次的存储器组织和作用。
它是按照存储器访问速度和容量进行划分，并通过不同层次之间的数据传输来实现高效的数据访问。
存储器层次结构包括多层次的存储器，从高速小容量的寄存器到低速大容量的辅助存储器。
存储器层次结构的作用主要有以下几个方面：1. 提高数据访问速度：存储器层次结构的最底层是寄存器，它位于CPU内部，速度最快。
寄存器被用来存储CPU需要立即访问的数据和指令。
而较高层次的存储器，如高速缓存和主存储器，虽然速度较寄存器慢，但容量更大，可以存储更多的数据和指令。
通过将频繁使用的数据和指令存储在高速缓存中，可以缩短CPU从主存储器中读取数据的时间，从而提高数据访问速度。
2. 增加存储容量：存储器层次结构的最高层是辅助存储器，如硬盘或固态硬盘。
辅助存储器的容量远大于其他层次的存储器，它可以存储大量的数据和程序。
虽然辅助存储器的速度较慢，但它提供了长期存储数据的能力，可以保存在断电后不会丢失的数据。
通过将不常用的数据和程序存储在辅助存储器中，可以释放高速缓存和主存储器的空间，提高系统的整体存储容量。
3. 优化存储器资源的利用：存储器层次结构可以根据不同的访问模式和数据访问特点来优化存储器资源的利用。
高速缓存作为CPU和主存储器之间的缓冲区，可以根据程序的局部性原理，预先将可能会被使用的数据和指令存储在高速缓存中，以提高命中率。
同时，高速缓存还可以利用替换算法来选取最不常用的数据进行替换，以保证高速缓存中存储的是最有用的数据。
4. 提高系统性能：存储器层次结构的设计可以提高系统的整体性能。
通过将数据和指令存储在更接近CPU的存储层次中，可以减少数据传输的延迟，加快数据访问速度。
同时，存储器层次结构还可以根据程序的特性和访问模式进行优化，提高命中率和数据的局部性，减少不必要的数据传输，提高系统的整体性能。
存储器层次结构在计算机体系结构中起着重要的作用。
请简要介绍存储器层次结构及其作用。
请简要介绍存储器层次结构及其作用。
存储器层次结构是计算机中用于存储数据和指令的一种组织结构。
它由多个层次的存储器组成，每个层次的存储器速度和容量不同，从而满足不同的存储需求。
存储器层次结构的作用是提供不同层次的存储器，以便根据数据的访问频率和存储容量的需求，选择合适的存储器进行数据的存取操作。
存储器层次结构的设计目标是在满足性能需求的同时，尽量降低成本。
存储器层次结构可以分为多层，每层的存储器速度和容量逐层递减，成本逐层递增。
最高层次的存储器是寄存器，速度最快，容量最小，但成本最高。
寄存器主要用于存储当前正在执行的指令和数据，以便CPU快速访问。
第二层是高速缓存存储器（Cache），速度较快，容量较小，但成本较高。
高速缓存主要用于存储CPU频繁访问的数据和指令，以提高CPU的执行效率。
第三层是主存储器（内存），速度较慢，容量较大，成本适中。
主存储器用于存储程序和数据，但由于速度较慢，CPU访问主存储器时需要等待一定的时间。
最低层是辅助存储器（硬盘、光盘等），速度最慢，容量最大，成本较低。
辅助存储器用于长期存储大量的程序和数据。
存储器层次结构的作用是提供多层次的存储器，使得数据的访问更加高效。
由于寄存器和高速缓存的速度较快，可以快速响应CPU的访问请求，从而提高计算机的性能。
而主存储器容量较大，可以存储大量的程序和数据。
辅助存储器则可以用于长期存储大量的数据和程序。
存储器层次结构的设计原则是利用局部性原理，即程序和数据的访问具有空间局部性和时间局部性。
空间局部性指的是如果一个存储单元被访问，那么它附近的存储单元也很可能被访问。
时间局部性指的是如果一个存储单元被访问，那么在短时间内它可能再次被访问。
基于这两个原理，存储器层次结构将数据和指令从慢速存储器中移动到快速存储器中，以提高访问速度。
当CPU访问数据时，首先会在寄存器和高速缓存中查找，如果找到则直接返回，否则再访问主存储器，如果还没有找到，则再访问辅助存储器。
存储器层次结构课件
优化成本：通过降低存储器的成 本来提高系统的性价比。例如， 使用更便宜的存储元件、优化设
计和批量生产等。
04 存储器层次结构性能评估 与优化方法
存储器层次结构性能评估指标
01
02
03
04
读取命中率
评估层次结构在读取操作中的 性能，衡量从存储器中获取所
需数据的速度和效率。
带宽
评估层次结构在数据传输方面 的性能，包括每秒传输的字节 数和每秒进行的操作次数。
存储器层次结构特点：存储器层次结构具有以下特点：1）访问速度逐层递减， 价格逐层递增；2）离CPU越近的存储器访问速度越快，价格也越高；3）离CPU 越远的存储器访问速度越慢，价格也越低。
存储器层次结构原理及应用
存储器层次结构应用场景- 嵌入式系统
服务器和数据中心：在服务器和数据中心中，由于需要处理大量的数据 和要求，通常采用较大的存储器层次结构，如主存储器、辅助存储器和
磁盘优化
采用更高效的磁盘技术 ，如SSD、HDD等，提 高磁盘I/O性能和存储容
量。
系统优化
通过优化操作系统、文 件系统和网络协议等，
提高整体系统性能。
存储器层次结构性能提升策略
负载均衡
通过公道分配负载，避免系统 过载或空载，提高整体性能。
缓存预热
在程序运行前，将热点数据提 前加载到缓存中，提高读取命 中率。
散布式文件系统等。
个人计算机：在个人计算机中，由于需要处理多种任务和应用程序，通 常采用适中的存储器层次结构，如高速缓存、主存储器和硬盘驱动器等 。
存储器层次结构原理及应用
存储器层次结构优化策略- 优化 访问速度
优化容量：通过增加存储容量来 满足不断增长的数据需求。例如 ，使用更大容量的硬盘驱动器、 内存模块和散布式文件系统等。
说明嵌入式分级存储器系统的结构
说明嵌入式分级存储器系统的结构1.引言1.1 概述嵌入式分级存储器系统是一种用于提高计算机性能的重要技术。
随着计算机技术的发展和应用领域的拓展，对计算机存储器的要求越来越高。
嵌入式分级存储器系统通过将存储器分为多个层次，每个层次的存储介质和访问速度不同，从而在满足存储需求的同时提高了系统的性能。
嵌入式分级存储器系统的结构是由多个层次的存储介质组成的。
通常分为高速缓存、主存和辅助存储器三个层次。
高速缓存是距离处理器最近的一层，通过存储最常访问的数据和指令来提高系统性能。
主存是处理器直接访问的存储介质，存储正在运行的程序和数据。
而辅助存储器则是存储大量数据和程序的介质，包括硬盘、光盘等。
嵌入式分级存储器系统的设计原则是根据访问频率和访问速度的关系来确定存储介质的层次划分。
对于访问频率高、访问速度快的数据和指令，会优先存储在高速缓存中，以便快速访问。
访问频率较低的数据和指令则存储在主存或辅助存储器中。
这样的划分可以在一定程度上减少访问存储介质所需的时间，提高系统的响应速度。
嵌入式分级存储器系统的结构对于提高计算机的性能和效率非常重要。
通过合理地划分存储介质的层次，可以有效地减少存储器访问时间，提高系统的运行速度。
同时，嵌入式分级存储器系统也能够更好地满足计算机在不同应用场景下的存储需求，提供更好的用户体验和服务。
综上所述，嵌入式分级存储器系统作为一种提高计算机性能的重要技术，其结构是由多个层次的存储介质组成的。
通过合理划分存储介质的层次，可以提高系统的响应速度和效率，满足不同应用场景下的存储需求。
因此，研究和应用嵌入式分级存储器系统具有重要的意义和广阔的发展前景。
1.2 文章结构文章结构部分的内容可以描述文章的整体框架和各个章节的主要内容，以帮助读者更好地理解和导航整篇文章。
以下是一个可能的参考内容：文章结构部分：本文将围绕嵌入式分级存储器系统展开详细的说明和分析。
为了让读者更好地理解文章的内容和组织，下面将简要介绍本文的结构。
存储器层次结构
存储器层次结构存储器层次结构存储技术计算机技术的成功很⼤程度来源于存储技术的巨⼤进步。
早期的电脑甚⾄没有磁盘。
现在电脑上的磁盘都已经按T算了。
随机访问存储器(Random-Access Memory, RAM)随机访问存储器(Random-Access Memory, RAM)分两类：静态的：SRAM，⾼速缓存存储器，既可以在CPU，也可以在⽚下。
动态的：DRAM，⽤于主存或者图形系统帧缓冲区。
通常情况下，SRAM的容量都不会太⼤，⽽相⽐之下DRAM容量可以⼤得离谱。
静态RAMSRAM将每个位存储在⼀个双稳态存储器单元⾥，每个单元⽤⼀个六晶体管电路实现。
这种电路有⼀个属性，它可以⽆限期地保持两个不同的状态的其中⼀个，其他状态都是不稳定的。
如上图，它能稳定在左态和右态，如果处于不稳定状态，它就像钟摆⼀样⽴刻变成两种稳态的其中⼀种。
也因为它的双稳态特性，即使有⼲扰，等到⼲扰消除，电路就能恢复成稳定值。
动态RAMDRAM的每个存储是⼀个电容和访问晶体管组成，每次存储相当于对电容充电。
该电容很⼩，⼤约只有30毫微微法拉。
因为每个存储单元⽐较简单，DRAM可以造的⾮常密集。
但它对⼲扰⾮常敏感，被⼲扰后不会恢复。
因此它必须周期性地读出重写来刷新内存的每⼀位。
或者使⽤纠错码来纠正任何单个错误。
两者总结传统的DRAMDRAM芯⽚内的每⼀个单元被叫做超单元。
在芯⽚内，总共有d 个超单元，它们被排列成⼀个r×c ⼤⼩的矩阵，也就是说d=r×c，每个超单元都可以⽤类似(i,j) 之类的地址定位⽽每个超单元则是由w 个DRAM单元组成。
因此⼀个DRAM芯⽚可以存储dw 位的信息。
上图是⼀个16×8 的DRAM芯⽚的组织。
⾸先由两个addr引脚依次传⼊⾏地址i 和列地址j 。
每个引脚携带⼀个信号。
由于这是4×4 的矩阵，因此两个就够了。
然后定位到(i,j) ，将该地址的超单元信息传出去。
存储器与寄存器设计
存储器与寄存器设计1. 导言在计算机系统中，存储器和寄存器是两个重要的组成部分。
存储器用于存储数据和指令，而寄存器则用于临时存放和处理数据。
本文将重点论述存储器和寄存器的设计原则和方法。
2. 存储器设计存储器是计算机系统中用于存储数据和指令的设备。
其设计需要考虑容量、速度、稳定性和可靠性等因素。
2.1 存储器类型常见的存储器类型包括随机存取存储器（RAM）、只读存储器（ROM）、闪存等。
在设计存储器时，需要根据应用需求选择合适的类型。
2.2 存储器组织结构存储器的组织结构分为层次式结构和平坦式结构。
层次式结构包括高速缓存、主存储器和辅助存储器，其中高速缓存用于提高读写速度。
平坦式结构指主存储器和辅助存储器直接相连，适用于较小规模的系统。
2.3 存储器管理存储器管理是指对存储器进行分配和回收等操作。
常用的存储器管理方式有静态存储器管理和动态存储器管理。
静态存储器管理通过编译器确定存储器的分配和回收时机，而动态存储器管理由操作系统负责管理。
3. 寄存器设计寄存器是计算机系统中用于临时存放和处理数据的设备。
其设计需要考虑存储容量、读写速度和位宽等因素。
3.1 寄存器的种类常见的寄存器种类包括通用寄存器、特定用途寄存器和状态寄存器等。
通用寄存器用于存放临时数据，特定用途寄存器用于特定计算操作，状态寄存器用于存放处理器的状态信息。
3.2 寄存器位宽寄存器的位宽决定了其可以存储的最大数据量。
在设计寄存器时，需要根据计算需求选择合适的位宽，以提高计算效率。
3.3 寄存器读写速度寄存器的读写速度对计算机系统的性能有重要影响。
为提高读写速度，可采用并行读写、预取和流水线等技术。
4. 存储器与寄存器协同设计存储器和寄存器在计算机系统中紧密配合，提供高效的数据存储和处理能力。
在存储器和寄存器的设计过程中，需要考虑它们的互联和数据传输等问题。
4.1 存储器与寄存器的接口存储器和寄存器通过总线进行数据传输。
在设计存储器与寄存器的接口时，需要考虑数据传输的稳定性和速度。
存储器层次结构
存储器层次结构(memory hierarchy)
存储器层次结构中的缓存
• 高速缓存(cache)
–一个小而快速的存储设备 –作为存储在更大也更慢的设备中
的数据对象的缓冲区域
• 存储器层次结构的中心思想
–位于k层的更快更小的存储设备 作为位于k+1层的更大更慢的存 储设备的缓存
存储器层次结构中的数据传输
–增强时间局部性 –减少容量不命中
分块矩阵乘法
CAB
C11 C21
C C1222A A1211
A12B11 A22B21
B12 B22
提纲
• 导论 • 存储技术 • 局部性原理 • 存储器层次结构 • 高速缓存存储器 • 编写高速缓存友好的代码 • 利用程序中的局部性
在程序中利用局部性-小结
高速缓存性能参数
• 不命中率(miss rate)
–不命中数量/引用数量
• 命中率(hit rate) • 命中时间(hit time)
–L1 : 1~2个时钟周期
• 不命中处罚(miss penalty)
–L2 : 5~10个周期 –主存 : 25~100个周期
高速缓存参数的性能影响
• 高速缓存大小
• 局部性比较好的程序
–更低的不命中率 –运行的更快
• 基本方法
–让最常见的情况运行得更快 –在每个循环内部使缓存不命中数
量最小
• 对局部变量的反复引用 • 步长为1的应用模式
测量读带宽
void test(int elems, int stride) {
int i, result = 0; volatile int sink; for(i=0;i<elems;i+=stride)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(1) 累加器ACC(E0H)
• 累加器ACC是89C51最常用、最忙碌的8 位特殊功能寄存器，许多指令的操作数 取自于ACC，许多运算中间结果也存放 于ACC。在指令系统中用A作为累加器 ACC的助记符。
2019年12月3日3时8分
25
2019年12月3日3时8分
(2) 寄存器B(F0H)
• 在乘、除指令中，用到了8位寄存器B。乘法指令的两 个操作数分别取自A和B，乘积存于B和A两个8位寄存 器中。除法指令中，A中存放被除数，B中放除数，商 存放于A，B中存放余数。
§2.4 CPU时序
§2.4.1 §2.4.2 §2.4.3
片内振荡器及时钟信号的产生 机器周期和指令周期 CPU取指、执行周期时序
2019年12月3日3时8分
返回
37
2019年12月3日3时8分
§2.4.1 片内时钟信号的产生
• 89C51芯片内部有一个高增益反相放大器，用于构成振荡器。反 相放大器的输入端为XTAL1，输出端为XTAL2，两端跨接石英 晶体及两个电容就可以构成稳定的自激振荡器。电容器Ｃ１和Ｃ ２通常取30 pF左右，可稳定频率并对振荡频率有微调作用。振 荡脉冲频率范围为fOSC=0～24 MHz。
图2－10 堆栈的压入与弹出
(5) 数据指针DPTR(83H，82H)
• DPTR是一个16位的特殊功能寄存器，其高位 字节寄存器用DPH表示(地址83H)，低位字节 寄存器用DPL表示(地址82H)。DPTR既可以作 为一个16位寄存器来处理，也可以作为两个独 立的8位寄存器DPH和DPL使用。
2019年12月3日3时8分
27
2019年12月3日3时8分
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。
2019年12月3日3时8分
28
2019年12月3日3时8分
• RS0和RS1(PSW.3和PSW.4)： 工作寄存器组选择控制位。 这两位的值可决定选择哪一组工作寄存器为当前工作寄 存器组。通过用户用软件改变RS1和RS0值的组合，以切 换当前选用的工作寄存器组。其组合关系如表2－7所列。
• 89C51上电复位后，RS1=RS0=0，CPU自动选择第0组为 当前工作寄存器组。
二、编址：
• 容量为4KB。地址为0000H～0FFFH。 • 片外最多可扩至64KB ROM/EPROM，
地址为1000H～FFFFH。 • 片内外统一编址。
2019年12月3日3时8分
返回
11
2019年12月3日3时8分
三、寻址方式：
• 1、当 EA=“1”时：
–在0000～0FFFH范围内执行片内ROM中 的程序，当指令地址超过0FFFH 后就 自动转向片外ROM中取指令。
• 堆栈的操作有两种： 一种叫数据压入(PUSH)， 另一种叫数据弹出(POP)。
• 89C51的堆栈指针SP是一个双向计数器。进栈时， SP内容自动增值，出栈时自动减值。存取信息必 须按“后进先出”或“先进后出”的规则进行。
2019年12月3日3时8分
32
2019年12月3日3时8分
• 在图2－10中，假若 有8个RAM单元，每 个单元都在其右面编 有地址，栈顶由堆栈 指针SP自动管理。每 次进行压入或弹出操 作以后，堆栈指针便 自动调整以保持指示 堆栈顶部的位置。这 些操作可用图2－10 说明。
2
2019年12月3日3时8分
1、程序存储器（ROM）
地址从0000H开始。 用于存放程序和表格常数。
2019年12月3日3时8分
返回
3
2019年12月3日3时8分
2、数据存储器（RAM）
地址为00H～7FH。
用于存放运算的中间结果、数据暂存以 及数据缓冲等。
这128B的RAM中有32个字节单元可指定为 工作寄存器。
2019年12月3日3时8分
16
2019年12月3日3时8分
三、寻址方式：
–（2）0003H～002AH单元：
• 均分为五段，用作五个中断服务程序的入 口。中断矢量地址表如表2-3所示。
2019年12月3日3时8分
返回
17
2019年12月3日3时8分
§2.3.3 数据存储器地址空间
• 一、用途： • 二、片外RAM： • 三、片内RAM：
• 根据需要，可利用传送指令对PSW整字节操作或用位操 作指令改变RS1和RS0的状态，以切换当前工作寄存器组。 这样的设置为程序中保护现场提供了方便。
2019年12月3日3时8分
29
2019年12月3日3时8分
• OV(PSW.2)： 溢出标志位。当进行补码运算时，如有溢 出，即当运算结果超出－128～＋127的范围时，OV位由 硬件自动置1；无溢出时，OV=0。
• 用作输出时，可以锁存数据；用作输入时，数据可以 缓冲。
• 图2-11所示为各个SFR所在的字节地址位置。空格部分 为未来设计新型芯片可定义的SFR位置。
2019年12月3日3时8分
35
2019年12月3日3时8分
图2-11 特殊功能寄存器SFR的位置
2019年12月3日3时8分
36
2019年12月3日3时8分
2019年12月3日3时8分
三、片内RAM：
• 片内数据存储器最大可寻址256个单元， 它们又分为两部分： 低128字节(00H～ 7FH)是真正的RAM区；高128字节 (80H～FFH)为特殊功能寄存器(SFR)区。 如图27所示。
• 高128字节和低128字节RAM中的配置及 含义如图2－8和图2－9所示。
(4) 栈指针SP(81H)
• 堆栈指针SP为8位特殊功能寄存器，SP的 内容可指向89C51片内00H～7FH RAM的 任何单元。系统复位后，SP初始化为 07H，即指向07H的RAM单元。
2019年12月3日3时8分
31
2019年12月3日3时8分
• 89C51在片内RAM中专门开辟出来一个区域，数 据的存取是以“后进先出”的结构方式处理的， 好像冲锋枪压入子弹。这种数据结构方式对于处 理中断，调用子程序都非常方便。
2019年12月3日3时8分
21
2019年12月3日3时8分
图2－8 低128字节RAM区 2019年12月3日3时8分
图2－9 高128字节RAM区(SFR2区2 ，特
2019年1殊2月功3能日寄3存时器8区分)
1) 低128字节RAM
• 9C51的32个工作寄存器与RAM安排在同一个队列空间里，统一编 址并使用同样的寻址方式(直接寻址和间接寻址)。
• DPTR主要用于存放16位地址，以便对64 KB片 外RAM作间接寻址。
2019年12月3日3时8分
34
2019年12月3日3时8分
(6) Ｉ/Ｏ端口P0～P3(80H，90H，A0H，B0H)
• P0～P3为4个8位特殊功能寄存器，分别是4个并行Ｉ/ Ｏ端口的锁存器。它们都有字节地址，每一个口锁存 器还有位地址，每一条Ｉ/Ｏ线均可独立用作输入或输 出。
2019年12月3日3时8分Fra bibliotek返回8
2019年12月3日3时8分
§2.3.2 程序存储器地址空间
• 一、用途： • 二、编址： • 三、寻址方式：
2019年12月3日3时8分
返回
9
2019年12月3日3时8分
一、用途：
• 用于存放编好的程序和表格常数。
2019年12月3日3时8分
返回
10
2019年12月3日3时8分
2019年12月3日3时8分
返回
18
2019年12月3日3时8分
一、用途：
• 用于存放运算的中间结果、数据暂存和 缓冲、标志位等。
2019年12月3日3时8分
19
2019年12月3日3时8分
二、片外RAM：
• 地址：0000H~FFFFH • 寻址：用MOVX指令
2019年12月3日3时8分
20
2019年12月3日3时8分
14
2019年12月3日3时8分
三、寻址方式：
• 4、程序存储器的保留存储单元。 如表2-2所示。
2019年12月3日3时8分
15
2019年12月3日3时8分
三、寻址方式：
–（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因 为复位后PC的内容为0000H，CPU总是从 0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
（二）、存储器
1、程序存储器（ROM） 2、数据存储器（RAM）
2019年12月3日3时8分
返回
1
2019年12月3日3时8分
一、物理结构（冯·诺依曼结构）
程序存储器ROM 89C51存储器
数据存储器ROM
片内程序存储器 片外程序存储器 片内数据存储器 片外数据存储器
2019年12月3日3时8分
返回
• 在其他指令中，B可作为一般通用寄存器或一个RAM 单元使用。
2019年12月3日3时8分
26
2019年12月3日3时8分
(3) 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包 含了程序执行后的状态信息，供程序查询或判 别之用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均 有位地址，见表2－6。
• AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的低 半字节(位3)向高半字节有半进位(或借位)，则AC位将 被硬件自动置1；否则AC被自动清0。