静电感应晶体管

静电感应晶体管静电感应器件自从七十年代产生以来，由于它自身特有的优势，在八十年代取得了迅速的发展。

在这期间出现了许多形形色色的静电感应器件，其中就有静电感应晶体管（SIT）、双极型静电感应晶体管（BSIT）、静电感应晶闸管（SITH）这三种比较有价值的器件，这类器件均具有噪声低，线性度好，失真小等优点，现已广泛应用于电子行业。

2.1 静电感应晶体管的基本类型由于SIT、BSIT、SITH是静电感应器件中有代表性的三种器件，在此对它们作以简单介绍。

1、静电感应晶体管（SIT）SIT作为唯一一种具有类三极管特性的半导体器件，一般为常开型器件。

主要有以下特点[4]：（1）是单极性器件，所以工作速度比较快；（2）栅极是利用pn结的反偏控制，沟道中没有来自栅极的少子注入，器件的高速开关特性优异；（3）器件是垂直沟道，相比于场效应晶体管，沟道更短更窄；（4）电压控制型器件，驱动功率小；（5）栅电阻小，高频信号损失小，因此高频特性优异；（6）无电流集中，所以耐击穿强度比较高。

2、双极型静电感应晶体管（BSIT）与SIT不同，BSIT工作在正栅压下，具有饱和类五极管特性，一般是常关型器件，与其他功率器件相比，具有以下优点[4]：（1） BSIT是多子导电器件，相比于双极型器件，稳定性更好；（2）与MOSFET相比，通态电阻较低；（3）与IGBT相比，稳定性好，工艺简单，关断时间短；（4）与GTO相比，关断时间短。

另外，BSIT在很宽的电流范围内都具有很高的电流放大倍数，能实现对大功率电路的控制。

3、静电感应晶闸管（SITH）与SIT和BSIT不同，SITH有常开型和常关型两种类型，它的结构相当于在SIT的阳极串联了一个二极管。

主要有以下特点[4]：（1）栅极也是应用pn结反偏控制的，所以器件的开关速度比较高；（2）导通沟道大部分为耗尽区占据，正向导通压降低；（3）电流电压容量大，阻断增益高，工作频率高。

2.2 静电感应晶体管的基本结构根据静电感应晶体管栅体结构、分布和制造工艺的不同，静电感应晶体管的基本结构可分为：埋栅型、表面栅型、复合栅型、介质盖栅型、槽栅型和双栅型结构等。

这些结构都具有垂直沟道，并且栅体分居在两边，沟道被栅体环绕在中间，源极和漏极分别位于沟道的上下两个表面上。

这种结构布局的器件具有高耐压，大电流的特性[3,5]。

下面简单介绍这几种基本结构的器件。

表面栅结构的结构[3,5]（如图2.1所示），它的栅区和阴极源区交错地分布在同一平面上。

该结构的栅区和阴极源区是利用平面扩散工艺形成的，而且栅极的制造还需要用到自对准工艺和局部氧化工艺，所以工艺难度较大，但是该结构C小，频率特性比较好。

这种结构对于细线条光刻的质量要栅阴极之间的电容GS求特别高，因此成品率比较低，所以只有在需要着重考虑频率特性的场合才采用这种结构。

图2.1 表面栅结构图2.2 埋栅结构埋栅结构（如图2.2所示）是利用二次外延技术把栅区和沟道区埋在外延层下面，再利用扩散的方法在外延去上面生长阴极源区。

这种结构的器件栅区和阴极源区分别位于不同的层面上，而且器件的源区面积比较大，够道小，能够得到BV。

但是埋栅结构器件的栅极因为更大的阻断增益，可以提高栅阴击穿电压GK埋在外延层的下面，所以要用到二次外延工艺和台面刻蚀工艺，这无形中增大了工艺的难度，而且要利用台面腐蚀的方法打开栅的引线孔，还会增大栅极的输入电阻，让该器件的频率响应变得较差。

复合结构[3,5]（如图2.3所示）是利用大面积扩磷的的方法形成阴极源区，避免了难度较大的二次外延工艺和台面刻蚀工艺，避免了气相外延中的自参杂效应，提高了成品率。

它是一种介于埋栅结构和表面栅结构之间的器件结构，兼有埋栅和表面栅的一些特点。

该结构由于阴极源区的扩散层和栅区以及够道区存在一定程度的杂志补偿，所以栅阴击穿电压低。

图2.3 复合栅结构图2.4 介质盖栅结构介质盖栅结构[3,5]（如图2.4所示）是在栅条表面上生长和并淀积SiO2，然后采用同步外延技术生长外延层，工艺难度比较大，但是该结构的栅源P-N结的面积小，大大降低了栅源电容。

因此，该器件的频率特性好，特别适合于制造超高频、微波器件。

槽栅结构[3,5]（如图2.5所示）是利用等离子体刻蚀、扩散、氧化、化学气相淀积等工艺，将栅区埋在具有一定深度的凹槽底面，再在山区上面生长SiO2层和多晶硅层，这种结构增大了栅极区和阴极源区的距离，减小了栅阴电容，极大地改善了器件的频率特性，提高了器件的栅阴击穿电压。

但是该结构的工艺难度比较大，因此很少使用。

双栅结构[3,5]（如图2.6所示）主要是对于晶闸管而设计出的一种结构。

普通结构的静电感应晶闸管作为开关应用时，栅阴极加负偏压。

但是该负偏压在建立势垒阻挡电子由阴极源区注入沟道以外，还会抽取沟道内的空穴，由于要满足电中性条件，阳极源区的空穴会继续注入到沟道中，复合沟道中的电子，因此，会导致器件的关断时间加长。

而双栅结构是利用离子注入工艺在靠近阳极源区的地方注入n 型的第二个控制栅极。

这样，该结构在开通时，电子和空穴同时由源区注入沟道中，大大缩短了器件的关断速度。

但是该结构的制造工艺比较复杂，精度要求很高。

图2.5 槽栅结构图2.6 双栅结构以上介绍的六种结构即为静电感应器件的常用的六中结构，它们各有自己的优点和缺点，也有许多相同之处。

2.3 静电感应晶体管的基本理论静电感应晶体管（SIT）不同于其它的不同于其他的电压控制型器件，比如结型场效应晶体管（JFET）和金属-氧化物-半导体场效应晶体管（MOSFET）。

SIT 工作时除过多子漂移区，其沟道是完全耗尽的，由势垒控制器件沟道的电流大小，而JFET和MOSFET器件的沟道中均充满了多子，由耗尽区的扩展控制器件的沟道电流的大小。

SIT与JFET和MOSFET相比最大的区别就是SIT的工作电流不饱和。

下面以n型沟道为主对SIT的工作原理和I-V特性作以详细的介绍。

2.3.1 静电感应晶体管的工作原理正如前面的介绍，静电感应晶体管有许多中不同的结构模型，在这里以最简单的表面栅型结构为例对静电感应晶体管的工作原理做以介绍。

如图2.7所示，为表面栅型n型沟道静电感应晶体管的平面结构图。

最右边n型重掺杂的区域是器件的阳极源区，对应的电极即为阳极，记为字母A，左边n型重掺杂的区域是阴极源区，对应的电极是阴极，记为字母K，中间轻掺杂的区域即为中性沟道区，上下两部分重掺杂的p型区是器件的栅区，对应的电极是栅极，用字母G表示。

在该模型的静电感应晶体管中，栅区为重掺杂硼的p型区，而中性沟道为轻掺杂磷的n型区。

这样，两边的栅区和中性区便形成了两个p n+-结，和JFET一图2.7 表面栅型n型沟道SIT的平面结构图样，这两个结也控制着该器件电流的大小，但是它的控制机理却和JFET严重不同。

JFET在零偏压状态下，栅极区和中性沟道所形成的p n+-结并没有将中性沟道夹断，在漏极加正偏后，电子就会通过沟道由源极向漏极运动，形成沟道电流，器件也就导通。

当栅源的反偏压加到一定程度时，器件的中性沟道区就会被夹断，使沟道中的电流饱和。

与JFET不同，SIT在栅阴零偏压下，器件的中性沟道区就被栅区和中性区的p n+-结产生的空间电荷区所耗尽，所以SIT并不是依靠耗尽区的扩张减小沟道有效面积来控制沟道电流的大小，而是通过加在栅阴极和阳极阴极的偏压在沟道中产生的势垒来控制沟道电流的大小。

图2.8 表面栅SIT沟道内的电力线分布前面说到SIT在栅源零偏压下靠近源区的沟道便被耗尽，这也是沟道中形成V，源极接地，栅极接负势垒的前提条件。

器件正常工作时，漏极接正向偏压DV-。

画出器件沟道内的电力线分布如图2.8所示，漏极接正偏压时，由向偏压G于重掺杂，电子会向电极方向运动，因此会在靠近沟道一侧感应出正电荷。

同理，栅极也会感应出负电荷。

漏极区产生的电力线由于源极区的排斥作用而偏向栅极，源区的电力线也偏向栅极。

这样便在靠近源区的沟道中产生了势垒。

以最左边源极区为坐标原点，设定漏极区产生的电场方向为正向，由电场的连续性绘出沟道中电场的一维函数图如图2.9中a 曲线所示。

图2.9 一维沟道电场曲线图 图2.10 一维沟道电势曲线图电场是电势的负梯度，即E d dx φ=-,因此根据电场的曲线图画出电势的曲线图如图2.10所示，在沟道的0x 处电势为最低点。

又因为电势是q φ-，根据这个关系可以得到电势能的一维曲线图如图2.11所示。

图2.11 沟道中电子电势能的一维分布曲线图由图可知，在沟道的0x 点是电子电势能的最高点，所以0x 处也就是沟道的势垒区。

电子要想从源区到达漏区就必须越过势垒区，这就对电子的能量有了一定的要求，当电子本身的能量足以越过势垒区时，该电子就会到达漏区，为漏源电流作出贡献，而电子的自身能量小于该势垒时，就会被势垒阻挡在源区。

而漏源电压和栅源电压正好控制着沟道内势垒的大小，所以也就控制着器件的电流大小。

当漏极偏压D V 增大时，会在漏极重掺杂的n +区靠近沟道一面感应出更多的正电荷，增大其面电荷密度，由高斯公式 E σε∇⋅= 可知靠近漏极区的电场增大，而源极区的电场几乎没有发生变化，此时画出沟道内的电场的一维函数图如图2.9中b 曲线所示。

电场是电势的负梯度，根据导数关系E d dx φ=-，靠近源区电的绝对值场变小，电势减小的也就越慢，所以该情况下电势的最低点的绝对值相比而言比较小，其对应的函数曲线如图2.10中b 所示，这样对应的沟道电势能如图2.11中b 图所示，很明显沟道势垒降低，电子越过势垒所需要的能量也就降低，所以漏极电压增大时，沟道电流增大。

同理，栅极电压G V - 增大时，会在栅极源区沟道内的表面上感应出更多的表面电荷，增大栅极的面电荷密度，从而增大源极区的电场，而漏极区的电压几乎没有发生变化，电场的函数曲线如图2.9中c 所示，对应电势的一维曲线图如图2.10中c 所示，这样，有2.11中的曲线c 就可以看出沟道内的势垒增大。

所以，栅极电压G V - 增大时，沟道内的电流减小。

2.3.2 静电感应晶体管的I-V 特性SIT 的I-V 特性曲线有好几种不同的类型，比如电阻特性、类三极管特性、类五极管特性、混合特性等。

图2.12给出SIT 的几种特性曲线图。

（a ） 电阻特性 （b ） 类三极管特性（c）混合特性（d）类五极管特性图2.12 SIT的几种I-V特性曲线表现出电阻特性的SIT是一个失败的器件，几乎没有什么作用，而类三极管特性的SIT是理想的特性曲线，但随着器件结构参数的变化，它会逐渐向类五极管特性转变。

因此，要得到理想的特性曲线，就必须找到器件的最佳匹配参数。

2.4 静电感应晶体管I-V理论分析以表面栅结够为例，作如下几点假设[6]：（1）栅沟pn结是p n+单边突变结，空间电荷区在n型的沟道中；（2）栅控制区的纵向截面为简单的矩形模型；-特性的理论计算可以（3）栅条的厚度远远大于沟道宽度，因此对于I V简化为简单的二维计算。