手机射频之阻抗控制

合集下载

射频阻抗检测原理

射频阻抗检测原理

射频阻抗检测原理你可以把射频信号想象成一群超级活跃的小信使,它们在电路里跑来跑去的。

那这个阻抗呢,就像是小信使在路上遇到的各种状况。

比如说,阻抗就像道路的宽窄、路况的好坏。

如果道路很宽很平坦,那小信使们跑起来就很顺畅,这就有点像低阻抗的情况;要是道路又窄又坑洼,小信使们就会磕磕绊绊的,这就类似高阻抗啦。

射频阻抗检测呢,就是想办法搞清楚这些小信使到底遇到了什么样的“路况”。

有一种检测方法就像是给这些小信使装了个小雷达。

这个小雷达可以发射出一种特殊的信号,然后等着信号反射回来。

当信号碰到不同的阻抗的时候,反射回来的信号就会不一样哦。

就好像你对着不同的东西大喊一声,回声也会不同一样。

如果是低阻抗,反射回来的信号就比较弱,因为小信使大部分都顺利通过了;要是高阻抗,就会有很多小信使被挡回来,那反射信号就很强啦。

再打个比方吧,射频信号就像一群小蚂蚁在找食物。

如果它们要经过的地方很容易走,那就是低阻抗,蚂蚁们可以很轻松地来来去去。

但如果有个大障碍物,就像是高阻抗,很多蚂蚁就会被挡回来。

而我们的检测设备就像是在旁边观察的小昆虫学家,通过看有多少蚂蚁被挡回来,就能知道这个障碍物有多厉害,也就是阻抗是多少啦。

还有一种方式呢,是从能量的角度来看。

射频信号带着能量在电路里溜达。

当遇到不同的阻抗时,能量的消耗情况就不一样。

低阻抗的时候,能量消耗得比较少,就像汽车在平坦的公路上开,不需要费太多油;高阻抗的时候呢,能量就会大量地被消耗或者被反射回去,就像汽车在崎岖的山路上开,又费油还可能开不动。

检测设备就像一个很精明的会计,通过计算能量的变化,就能算出这个阻抗的大小。

在实际的射频电路里呀,阻抗的准确检测可重要了呢。

比如说在手机里,射频部分要是阻抗不匹配,那信号就不好,你可能打电话就会有杂音,上网就会很慢。

这就好比是一群快递员要把包裹送到你家,结果路上到处是障碍,包裹就不能及时送到啦。

所以工程师们就得不停地检测和调整这个射频阻抗,让这些小信使能够顺顺利利地把信息传递好。

射频信号对阻抗的要求

射频信号对阻抗的要求

射频信号对阻抗的要求射频信号在无线通信中扮演着重要的角色,而阻抗则是射频电路中一个关键的参数。

射频信号对阻抗的要求直接影响着信号的传输质量和系统的稳定性。

本文将从不同角度探讨射频信号对阻抗的要求。

射频信号对阻抗的要求与信号的传输质量密切相关。

在射频电路中,信号的阻抗匹配是保证信号传输最大化的重要因素之一。

当信号源的输出阻抗与负载的输入阻抗匹配时,信号能够最大限度地传输到负载中,避免信号的反射和损耗,从而提高信号的传输质量。

因此,射频信号对阻抗的要求是要求信号源的输出阻抗与负载的输入阻抗相匹配,以减少信号的反射和损耗。

射频信号对阻抗的要求与系统的稳定性密切相关。

在射频电路中,阻抗不匹配会引起信号的反射和干扰,导致信号的失真和降低系统的稳定性。

特别是在高频率下,阻抗不匹配会引起信号的多径传播和干扰,影响信号的接收和解调。

因此,射频信号对阻抗的要求是要求信号源和负载的阻抗匹配,以保证信号的传输稳定性和系统的正常工作。

射频信号对阻抗的要求还与信号的功率传输密度有关。

在射频电路中,功率传输密度是指单位面积内的功率传输量。

当阻抗匹配不良时,信号的功率会被部分反射回信号源,导致功率传输密度降低。

为了提高功率传输效率,射频信号对阻抗的要求是要求信号源和负载的阻抗匹配,以最大限度地提高功率传输密度。

射频信号对阻抗的要求还与信号的频率特性有关。

在不同的频率下,射频信号对阻抗的要求可能会有所不同。

例如,在高频率下,射频信号对阻抗的要求更加严格,因为高频信号的传输受到更多的衰减和干扰。

因此,在设计射频电路时,需要根据信号的频率特性来确定合适的阻抗匹配方案,以满足射频信号对阻抗的要求。

射频信号对阻抗的要求对于信号的传输质量、系统的稳定性、功率传输密度和频率特性等方面都有重要影响。

在射频电路设计中,需要合理选择合适的阻抗匹配方案,以满足射频信号对阻抗的要求,从而实现高质量的信号传输和稳定的系统运行。

两层板(双面板)如何控制50欧特性阻抗的设计技巧

两层板(双面板)如何控制50欧特性阻抗的设计技巧

两层板(双面板)如何控制50欧特性阻抗的设计技巧我们都知道,在射频电路的设计过程中,走线保持50欧姆的特性阻抗是一件很重要的事情,尤其是在Wi-Fi产品的射频电路设计过程中,由于工作频率很高(2.4GHz或者5.8GHz),特性阻抗的控制就显得更加重要了。

如果特性阻抗没有很好的控制在50欧姆,那么将会给射频工程师的工作带来很大的麻烦。

什么是特性阻抗?是指当导体中有电子”讯号”波形之传播时,其电压对电流的比值称为”阻抗Impedance”。

由于交流电路中或在高频情况下,原已混杂有其它因素(如容抗、感抗等)的”Resistance”,已不再只是简单直流电的”欧姆电阻”(OhmicResistance),故在电路中不宜再称为”电阻”,而应改称为”阻抗”。

不过到了真正用到”Impedance阻抗”的交流电情况时,免不了会造成混淆,为了有所区别起见,只好将电子讯号者称为”特性阻抗”。

电路板线路中的讯号传播时,影响其”特性阻抗”的因素有线路的截面积,线路与接地层之间绝绿材质的厚度,以及其介质常数等三项。

目前已有许多高频高传输速度的板子,已要求”特性阻抗”须控制在某一范围之内,则板子在制造过程中,必须认真考虑上述三项重要的参数以及其它配合的条件。

两层板如何有效的控制特性阻抗?在四层板或者六层板的时候,我们一般会在顶层(top)走射频的线,然后再第二层会是完整的地平面,这样顶层和第二层的之间的电介质是很薄的,顶层的线不用很宽就可以满足50欧姆的特性阻抗(在其他情况相同的情况下,走线越宽,特性阻抗越小)。

但是,在两层板的情况下,就不一样了。

两层板时,为了保证电路板的强度,我们不可能用很薄的电路板去做,这时,顶层和底层(参考面)之间的间距就会很大,如果还是用原来的办法控制50欧姆的特性阻抗,那么顶层的走线必须很宽。

例如我们假设板子的厚度是39.6mil(1mm),按照常规的做法,在Polar中设计,如下图线宽70mil,这是一个近乎荒谬的结论,简直令人抓狂。

两层板(双面板)如何控制50欧特性阻抗的设计 (1)

两层板(双面板)如何控制50欧特性阻抗的设计 (1)

两层板(双面板)如何控制50欧特性阻抗的设计技巧我们都知道,在射频电路的设计过程中,走线保持50欧姆的特性阻抗是一件很重要的事情,尤其是在Wi-Fi 产品的射频电路设计过程中,由于工作频率很高(2.4GHz或者5.8GHz),特性阻抗的控制就显得更加重要了。

如果特性阻抗没有很好的控制在50欧姆,那么将会给射频工程师的工作带来很大的麻烦。

什么是特性阻抗?是指当导体中有电子”讯号”波形之传播时,其电压对电流的比值称为”阻抗Impedance”。

由于交流电路中或在高频情况下,原已混杂有其它因素(如容抗、感抗等)的”Resistance”,已不再只是简单直流电的”欧姆电阻”(OhmicResistance),故在电路中不宜再称为”电阻”,而应改称为”阻抗”。

不过到了真正用到”Impedance 阻抗”的交流电情况时,免不了会造成混淆,为了有所区别起见,只好将电子讯号者称为”特性阻抗”。

电路板线路中的讯号传播时,影响其”特性阻抗”的因素有线路的截面积,线路与接地层之间绝绿材质的厚度,以及其介质常数等三项。

目前已有许多高频高传输速度的板子,已要求”特性阻抗”须控制在某一范围之内,则板子在制造过程中,必须认真考虑上述三项重要的参数以及其它配合的条件。

两层板如何有效的控制特性阻抗?在四层板或者六层板的时候,我们一般会在顶层(top)走射频的线,然后再第二层会是完整的地平面,这样顶层和第二层的之间的电介质是很薄的,顶层的线不用很宽就可以满足50欧姆的特性阻抗(在其他情况相同的情况下,走线越宽,特性阻抗越小)。

但是,在两层板的情况下,就不一样了。

两层板时,为了保证电路板的强度,我们不可能用很薄的电路板去做,这时,顶层和底层(参考面)之间的间距就会很大,如果还是用原来的办法控制50欧姆的特性阻抗,那么顶层的走线必须很宽。

例如我们假设板子的厚度是39.6mil(1mm),按照常规的做法,在Polar中设计,如下图线宽70mil,这是一个近乎荒谬的结论,简直令人抓狂。

射频 阻抗 匹配 计算公式

射频 阻抗 匹配 计算公式

射频阻抗匹配计算公式射频、阻抗、匹配,这几个词听起来是不是有点让人摸不着头脑?别急,让我来给您好好说道说道其中的计算公式。

咱先来说说啥是射频。

您就想象一下,射频就像是空气中快速传播的“小波浪”,比如您的手机和基站之间传递的信号,那就是射频。

而阻抗呢,您可以把它理解成电流在电路中通行的“阻力”。

这阻力大小不合适,信号传输就会出问题,就像小河流被大石头挡住,水流就不顺畅啦。

那啥叫匹配呢?匹配就是让射频信号能顺顺溜溜地传输,没有阻碍,就好比给小河流挖好了合适的河道,水就能欢快地流淌。

说到射频阻抗匹配的计算公式,常见的有史密斯圆图法、反射系数法等等。

咱先来讲讲史密斯圆图法。

这史密斯圆图就像是一张神奇的地图,您在上面能找到阻抗匹配的答案。

比如说,您知道了输入阻抗和负载阻抗,通过在这圆图上比划比划,就能算出需要添加的元件值来实现匹配。

我记得有一次,我给学生们讲这个知识点。

有个小家伙瞪着大眼睛问我:“老师,这圆图咋这么复杂呀,感觉像个迷宫。

”我笑着告诉他:“别着急,咱一步一步来,就像走迷宫找到了出口一样,会发现其实挺有趣的。

”然后我带着他们一个一个参数地分析,慢慢地,他们脸上露出了恍然大悟的表情。

再来说说反射系数法。

这反射系数就像是信号传输中的“反馈信息”,通过它能知道阻抗匹配的情况。

计算反射系数的公式看起来有点复杂,但是只要理解了其中的原理,也就不那么难了。

总之,射频阻抗匹配的计算公式虽然有点让人头疼,但只要您耐心琢磨,多做几道练习题,就一定能掌握。

就像学骑自行车,一开始可能摇摇晃晃,但多练几次,就能稳稳当当上路啦。

希望我讲的这些能让您对射频阻抗匹配的计算公式有更清楚的了解,加油!。

天线电路板如何设计?你看着短路了,其实不是,怎么回事来看下

天线电路板如何设计?你看着短路了,其实不是,怎么回事来看下

天线电路板如何设计?你看着短路了,其实不是,怎么回事来看下射频对于大家来说,都是有点陌生,在PCB设计方面,也是有一些知识点需要掌握!因为射频电路无论是电路设计还是PCB设计,跟一般的电路有很大的差别。

一般电路连通了就是连通了,就像一个灯泡两端接上220V电源,他就直然会亮。

原创今日头条:卧龙会IT技术但射频并不是你看到的是什么,就是什么。

对于射频电路,明明看到它与地连接在一起,不懂的人一定会有疑问,都接地了,不是短路了吗?这是因为你不懂微波理论。

如下图所示的一根天线,箭头所示明明跟地相连了,怎么回事?这根天线不是短路了嘛?其实这并不是短路,这根天线与地之间还有很多电阻,电容,电感这些等效电路组成的一些电路组成。

原创今日头条:卧龙会IT技术这个大家自己去看看微波理论,再去翻书看一看,手机天线, WIFI,天线,蓝牙,ZIGBEE等等,无线的都是射频电路。

今天就讲讲这个射频电路的PCB设计要点:一,射频电路需要控制阻抗为50欧姆1,如果是双面板,那就要采用共面阻抗进行设计,因为板厚一般都是1.6mm,以底层为参考的话,要做到50欧姆,可能需要1mm以上的线宽才能符合要求。

这么粗的线,芯片焊盘都没有这么粗,所以不怎么合适。

所以可以采用共面阻抗设计。

线宽设为与焊盘的宽度一致。

原创今日头条:卧龙会IT技术再设计铜厚,与大铜皮的问距实现50殴姆阻抗。

如下图所示,运用SI9000进行阻抗计算,算出D1。

这次我们是以线宽为20mil,铜厚为1盎司来计算。

算出D1为4.6mil多层板就要采取隔层参考的形式,因为50殴姆如果还是以信号的参考平面来计算,可能线宽会很细,比如4mil的是60欧姆,那50欧姆的可能不到4mil了,有些厂家就做不出来了,所以需要采用隔层参考。

就是说把射频线下面的第二层铜皮挖空,然后以第三层来作为参考层进行阻抗。

原创今日头条:卧龙会IT技术还有一个,射频线最好粗一点,这样损耗会小一点。

线细可能会加大射频发射的损耗。

手机射频接收隔离度问题的总结

手机射频接收隔离度问题的总结

对于一般的方案公司,平台定了之后,射频收发器 TC 就不可能变,那么 TC 出问题的情况也不作考虑早期确实收发器跟PA之间 要加SAW Filter目的是避免Rx Band Noise被PA放大后 干扰RX讯号若是Band1或Band 2 除了避免干扰RX讯号 也可避免干扰GPS讯号但现在收发器线性度越来越好 其PA输入就算不放SAW Filter其灵敏度也没啥差但即便收发器很好 不代表PA输入的Rx Band Noise就可以很低 因为收发器跟PA 不会在同一个屏蔽间这表示收发器跟PA间的走线 一定是内层 加上收发器跟PA之间 可能会有一段距离 亦即PA输入的走线 可能会使阻抗偏移改变了收发器DA看出去的Load-pull发射讯号干扰接受讯号的图如下:因为PA输入端的匹配,其实也是DA看出去的Load-pull,会影响PA输入端的ACLR,而PA是最大的非线性贡献者,若PA输入端的ACLR不好,则PA输出端的ACLR只会更差 ; 反之,若透过调整PA输入端匹配,提升DA的线性度,使PA输入端的ACLR改善,那么当然PA输出端的ACLR也会跟着有所改善。

此外 既然DA看出去的Load-pull有所偏移 线性度受影响那谐波也可能恶化若收发器出来的二阶谐波过大 则会与主频 透过PA的非线性产生(2f-f)的交互调变然后再与PA本身产生的ACLR迭加,那么最终PA输出的ACLR会更加恶化。

但若先利用Notch抑制收发器输出的二阶谐波,那么PA输出的ACLR,只会来自于PA的自身非线性 亦即可降低PA输出的ACLR故由以上推论可知 修改PA输入匹配电路可优化收发器输出的ACLR与谐波进而优化PA输出的ACLR 以降低RX Band Noise另外,PA 的电源部分也是一个重要的影响因素,PA 供电的电源不好,会把电源的噪声带入发射。

图中两组LC滤波器,是为了抑制来自PMIC的噪声(蓝色路径)跟电池的噪声(绿色路径)进入PA SMPS跟PA,因为这会使得PA电源不干净,有可能会使ACLR 跟RX Band的Noise Floor高涨。

手机射频介绍(理论实操)

手机射频介绍(理论实操)
GSM的系统:
使用频率: GSM900,DCS1800,PCS1900.
✓GSM: Group Special Mobile---中国 ✓DCS: Data Communication System---中国 ✓PCS: Personal Communication System---美国
行业进步
GSM手机知识培训
SEC.SCORE
培训目的:使学员了解手机发展历程和通 讯技术以及GSM手机电路结构分析 培训方式:课程讲授 考核方式:提交培训心得,试题测试
行业进步
1
课程刚要
一: GSM发展历程 二: GSM通讯技术 三: GSM手机组成及原理 四: V3手机电路结构与分析
行业进步
2
一: GSM发展历程

信道数目:GSM:124(1--124);DCS:374(512--885)
❖ 信道间隔频率:200KHZ
❖ 功率等级GSM:15(5--19);DCS :16(0--15)

灵敏度:GSM:-102dBm/BER<2%;DCS: -100dBm/BER<2%
❖ 频率误差:<±0.1ppm
❖ RMS--均方根相位误差:<5°
❖ 峰值相位误差:<20°
行业进步
24
二、手机原理
❖1. 开机原理 ❖2. 接收原理 ❖3. 发射原理
行业进步
25
1. 开机原理
❖ 当接上电池或电源供电时,电源管理器得到稳定的工作电压,32KHz开始 振荡,只要后备电池有足够的供电电压,32KHz就会一直处于工作状态, 按下开机键,电源管理器的一脚得到一个持续的高电平,内部检测到该电 平做出开机动作送出各路的工作,13MHz得到这个电压开始工作输出 13MHz信号,经过中频处理器整形放大后送往CPU,CPU得到13MHz后通 过串行总线控制电源输出复位信号对CPU、FLASH、和弦进行复位,CPU 复位以后会先访问内部ROM并根据内部ROM的程序发出一路信号至I/O连
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

阻抗控制的目的,便是希望讯号能完全由Source端,传送到Load端,毫无反射,阻抗控制作得越好,其反射就越少[1]。

以RF而言,单端讯号控制为50奥姆,差分讯号控制为100奥姆。

至于为何RF 特征阻抗要定为50奥姆? 主要是最大传送功率(30奥姆)与最小Loss(77奥姆)的折衷[2]。

在做阻抗控制之前,要先向PCB厂要迭构数据,才能知道PCB参数。

以手机而言,多半为8层板或10层板,8层板多半为3-2-3迭构或Any Layer10层板多半为4-2-4迭构或Any Layer当然Any Layer在走在线的弹性最大,但是价格最贵。

Trace型式RF讯号在阻抗控制的型式,多半有4种,单端讯号走表层单端讯号走内层差分讯号走表层差分讯号走内层将上述四种型式的参数,整理如下:单端讯号走表层 单端讯号走内层 差分讯号走表层差分讯号走内层H1 覆膜厚度较大的与参考层距离覆膜厚度较大的与参考层距离H 与参考层距离两层参考层距离与参考层距离两层参考层距离W1 Trace下方宽度Trace下方宽度Trace下方宽度Trace下方宽度W Trace上方宽度Trace上方宽度Trace上方宽度Trace上方宽度S 与GND间距与GND间距差分线间距差分线间距T Trace厚度Trace厚度Trace厚度Trace厚度单端讯号多半会用Coplanar结构计算,因为与GND的间距,会影响阻抗。

而差分讯号与GND的间距,对阻抗影响不大,反而是差分线间距影响较大,所以单端讯号的S,是与GND的间距,而差分讯号的S,是差分线间距。

至于线宽,因为制程缘故,所以洗出来会变梯型,而一般说的线宽,是指W1,而W多半以下式估算阻抗W = W1 - 1要注意的是,上式用的单位为mil,而一般计算阻抗时,也多半用mil 。

在此我们利用10层板Any layer来作阻抗控制,计算结果如下:TOP S2.2L2 G2.2L32.2L42.2L5 G2.5L6 S2.2L7 G2.2L82.2L9 G2.2BOT S50奥姆线宽 3.7 3.7 2.350奥姆对共平面地线距(D) 6 6 6100奥姆(diff) 线宽 3.1 3.1 2.3100奥姆(diff) 差动线距(S) 10 10 10计算所得单端阻抗49.28 49.28 42.65计算所得差分阻抗100 100 81.26其中S是signal所走层面,而G是GND参考层,另外,单端讯号用的介电常数值,与差分讯号用的介电常数值不同,要特别注意。

虽然影响阻抗的因素有许多,但是RF工程师能控制的,只有H, H1, W1, S这四项,其它都取决于PCB厂,因此我们把这四个变量整理如下:与阻抗关系单端讯号走表层 单端讯号走内层 差分讯号走表层差分讯号走内层H1 反比反比H 正比正比W1 反比反比反比反比S 正比, 但6mil已差不多正比, 但6mil已差不多正比, 但10mil已差不多正比, 但10mil已差不多Q. 既然有10层板层板,,为何只走表层跟第六层? 而不走其它层?A. 这是阻抗计算出来的结果,假设如果走第二层,且单端讯号要50奥姆,差分讯号要100奥姆,则线宽只有1.6mil,由[2]可知,线宽太细,容易有阻抗误差与Insertion Loss(IL)过大的缺点。

阻抗误差如下式:阻抗误差= 線寬誤差線寬因为PCB厂的制程能力,一般来说会有正负0.5mil的线宽误差,因此,若线宽过细,则可能会阻抗误差过大,导致每片PCB的阻抗都不同。

至于损耗过大,若是Tx的Trace,会导致power过小,若硬要以加大DAC方式来达成Target power,则可能会因PA的input power过大,而产生许多非线性效应,例如Harmonics, IMD……等[3]。

若是Rx的Trace线宽过细,则会导致Sensitivity不好。

因为由[3]可知,当IL提升1dBm, 则NF也会多加1,则Sensitivity便会衰减1dBm。

Q. 为何单端/差分讯号在第六层的计算阻抗差分讯号在第六层的计算阻抗,,并非理想的50奥姆/100奥姆?A. 也是线宽考虑,虽然第六层的H1比其他层较大,2.5mil,而在阻抗不变情况下,H1加大可有较大线宽,但50奥姆的计算结果,为1.7mil,比第二层的50奥姆1.6mil,只多了1mil。

还是太细,因此只好牺牲一点阻抗,来拓宽线宽。

Q. 线宽跟阻抗的上下限为何?A. 线宽最好有3mil以上,2.3mil是最下限,极度不建议线宽小于2.3mil。

至于阻抗,大概可以有正负15%的范围,以单端讯号而言,范围是42.5 奥姆~ 57.5 奥姆,而以差分讯号而言,范围是85奥姆~ 115奥姆。

只要阻抗在范围内,尽可能拓宽线宽,因为阻抗偏掉,可以靠匹配调回来, 但若Insertion Loss过大,则几乎无补救机制,因此两害相权取一轻情况下,宁可牺牲一点阻抗,来拓宽线宽。

然后也靠牺牲阻抗的方式,,来拓宽线宽?Q. 那为何不走其它层那为何不走其它层,,然后也靠牺牲阻抗的方式A. 以手机寸土寸金的空间考虑,Main GND顶多只会有两层,以10层板而言,Main GND会设计在第五层跟第七层,因此若要得到良好的Shielding效果,只能走第六层,若走第二层或第三层,一来会有其它数字或电源Trace,受干扰机会加大,二来是第二层或第三层上下两层的GND,多半是支离破碎,不会像第五层跟第七层的Main GND那样完整,因此若以Shielding效果考量,走第六层会比其他内层来得好。

Q. 那可否以不牺牲阻抗的方式那可否以不牺牲阻抗的方式,,来拓展线宽?A. 有三种方式: 走表层, 把S加大, 挖空。

由前面表格得知,走表层可不牺牲阻抗,又可有较宽线宽,但走表层易受干扰,因此当Trace过长的情况下,还是要走内层来避免干扰[3]。

而S加大,确实可以在不牺牲阻抗的方式,来拓展线宽,但会有极限。

不挖空的情况下,单端讯号的S,6mil以上就不会再改变阻抗了。

而差分讯号的S,10mil以上就不会再改变阻抗了。

特别是差分讯号,由[4]可知,间距若过大,会削弱抗干扰的能力,因此S也不宜过大,一来是避免占据过多Layout空间,二来是避免削弱差分讯号抗干扰的能力。

至于挖空,也是方法之一,尤其由[2]可知,若Trace与参考层过近,会有寄生效应,因此挖空,不但可在不牺牲阻抗情况下拓展线宽,同时也可避免寄生效应。

但是挖空会占据空间,挖越多占据越多空间,因此建议一开始走线时,先不要挖空,等所有RF/BB的线都已走完,确定有多余空间,再来挖空。

挖空另外谈到挖空,有一些情况是一开始就要挖。

一种是天线净空区,Connector到天线弹片间,还会有一组天线的匹配电路,因为这块区域,是天线净空区,因此多半会将线宽弄成跟匹配组件一样。

以0402组件为例,零件的宽度大约为20mil(0.5mm),因此线宽会弄成20mil。

因为若按照前述设计,线宽3.7mil,则当经过20mil宽的0402组件时,会有阻抗不连续效应[1],因此会将线宽弄成与匹配组件一样。

此外,因为该区域为天线净空区,即便挖空也不会占据其他走线的空间,因此可以在不牺牲阻抗情况下,来拓展线宽。

若将线宽设为20mil,则H为8.8mil,依迭构计算,其参考层即第5层的Main GND。

计算结果为46.45奥姆,还算在可接受范围内(42.5 ~ 57.5)。

另外像PA跟Antenna Switch,其讯号Pad多半都很大,因此下层也要挖空,避免寄生效应而XO,不但表层周遭要净空下层更是一定要挖空因为由[5-6]得知,寄生电容会影响XO的负载电容,进而影响震荡频率,容易有Frequency error,因此要特别注意,有些XO甚至下两层都要挖。

至于Matching组件与Rx Trace,则视情况而定,因为层与层之间相隔2.2mil,这样的距离,不至于会有太大的寄生效应。

而Matching组件,若是0201尺寸,基本上已经可以忽略寄生效应了。

另外Rx Trace,通常是PCS 1900的频带,比较会有影响,因为频率高,如果发现PCS 1900的Rx Matching,一直调不好,不仿挖空,看情况是否改善。

Q. 该如何挑选PCB板材?A. 介电常数越小,则讯号越不易受外界噪声干扰。

而Loss Tangent 也是越小越好,其讯号的眼图也越好。

而厚度若越薄,则Via的寄生电感与寄生电容也越小[2]。

谈到寄生效应,除了利用前述的挖空方式来避免,Via也是尽可能少用为佳。

因为每个Via都是一个不连续面,故除了会造成阻抗不连续,同时会有寄生电容与寄生电感。

寄生电容会减缓电路的速度,而寄生电感会削弱Bypass电容的效果,也就是使得滤噪声的效果变差,因此除非必要,否则尽可能不要过度频繁穿层[2]。

Reference[1] 高速电路信号完整性分析与设计—阻抗控制, 百度文库[2] Layout Concern about Trace, Ground and Via_简体中文, 百度文库[3 ] RF parameter introduction, 新浪文库[4] Introduction to differential signal, 百度文库[5] Improving the Accuracy of a Crystal Oscillator, SEMTECH[6] Pierce-gate oscillator crystal load calculation, RF Design。

相关文档
最新文档