差分线对在高速PCB设计中的应用

差分线对在高速PCB设计中的应用时间:2007-04-28 来源: 作者:王延辉谢锘点击：3269 字体大小:【大中小】摘要:在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。

在PCB中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。

随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。

1 用差分线传输数字信号如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国内外系统设计工程师和PCB设计业界的一个热门课题。

利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。

在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。

数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180°，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信号，消除共模噪声。

而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。

2 差分线的阻抗匹配差分线是分布参数系统，因此在设计PCB时必须进行阻抗匹配，否则信号将会在阻抗不连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现象。

式(1)是一个信号的上升沿(幅度为E G)从驱动端经过差分传输线到接收端的频率响应：其中信号源的电动势为E G，内阻抗为：Z G，负载阻抗为Z L；Hl(ω)为传输线的系统函数；ΓL和ΓG分别是信号接收端和信号驱动端的反射系数，由以下两式表示：由式(1)可以看出，传输线上的电压是由从信号源向负载传输的入射波和从负载向信号源传输的反射波的叠加。

只要我们通过阻抗匹配使ΓL和ΓG等于0，就可以消除信号反射现象。

在实际工程应用中，一般只要求ΓL=0，这是因为只要接收端不发生信号反射，就不会有信号反射回源端并发生源端反射。

由式(3)可知，如果ΓL =0，则必须Z L=Z0，即传输线的特性阻抗等于终端负载的电阻值。

传输线的特性阻抗可以由有关软件计算出来，它和差分线的线宽、线距及相邻介质的介电常数有关，一般把差分线的特性阻抗控制在100Ω左右。

值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线宽线距来补偿因为介质的介电常数变化带来的特性阻抗变化。

终端负载电阻的控制要根据不同的逻辑电平接口，来选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。

3 差分线的端接差分线的端接要满足2方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。

因此，不同的逻辑电平工艺要采用不同的端接。

本文主要介绍2种常见的适于高速数传的电平的端接方法：①LVDS电平信号的端接。

LVDS是一种低摆幅的差分信号技术，它上面的信号可以以几百Mbps的速率传输。

LVDS 信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5 mA。

它的端接电阻一般只要跨接在正负两路信号的中间就可以了，如图1所示。

LVDS信号的接受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了100Ω的匹配电阻，并产生了350 mV的电压。

有时为了增加抗噪声性能，差分线的正负两路信号之间用2个5OΩ的电阻串联，并在电阻中间加1个滤波电容到地，这样可以减少高频噪声。

随着微电子技术的发展，很多器件生产商已经可以把LVDS电平信号的终端电阻做到器件内部，以减少PCB设计者的工作。

②LVPECL电平信号的端接。

LVPECL电平信号也是适合高速传输的差分信号电平之一，最快可以让信号以1 GBaud 波特的速率传输。

它的每一单路信号都有一个比信号驱动电压小2 V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻(如果在差分线之间跨接电阻，电阻中间相当于虚地，直流电位将变成零)，而只能将每一路进行单端匹配。

对LEPECL信号进行单端匹配，要符合2个条件，即信号的直流电位要为1.3 v(设驱动电压为3.3 V，减2后，为1.3 V)和信号的负载要等于信号线的特性阻抗(50Ω)。

因此可以应用以下理想的端接方式：在实际的工程设计中，增加一个电源就意味着增加了新的干扰源，也会增加布线空间(电源的滤波网络要使用大量的布线空间)，改变电源分割层的布局。

因此在设计系统时，可以利用交直流等效的方法，对图2中的端接方式进行了等效改变。

在图3中，对交流信号而言，相当于120Ω电阻和82Ω电阻并联，经计算为48.7Ω；对于直流信号，两个电阻分压，信号的直流电位为：3.3×82／(120+82)= 1.34 V。

因此等效结果在工程应用的误差允许范围内。

4 差分线的一些设计规则在做PCB板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免阻抗不匹配的环节出现。

现根据实际工作经验，总结出以下规则：1.差分线离开器件引脚后，要尽量相互靠近，以确保耦合到信号线的噪声为共模噪声。

一般使用FR4介质时，50 Ω布线规则(差分线阻抗为100Ω)时，差分线之间的距离要小于0.2 mm；2.信号线的长度应匹配，不然会引起信号扭曲，引起电磁辐射；3.不要仅仅依赖软件的自动布线功能，要仔细修改以实现差分线的阻抗匹配和隔离；4.尽量减少使用过孔和其他一些引起阻抗不连续的因素；5.不要使用90°走线，可用圆弧或45°折线代替；6.信号线在不同的信号层时，要注意调整差分线的线宽和线距，避免因介质条件改变引起的阻抗不连续。

5 结束语在高速数字PCB设计中，运用差分线传输高速信号，一方面在对PCB系统的信号完整性和低功耗等方面大有裨益，另一方面也给的PCB设计水平提出了更高要求。

作为设计者应该深刻理解传输线理论的有关概念，仔细分析出各种畸变现象的原因，找出合理有效的解决办法；还要不断把工作中积累的一些经验加以总结，并上升为理性认识，才能够取得满意的设计效果。

标签：无标签高速PCB设计中差分线对走线策略差分线对的工作原理是使接收到的信号等于两个互补并且彼此互为参考的信号之间的差值，因此可以极大地降低信号的电气噪声效应。

而单端信号的工作原理是接收信号等于信号与电源或地之间的差值，因此信号或电源系统上的噪声不能被有效抵消。

这就是差分信号对高速信号如此有效的原因，也是它用于快速串行总线和双倍数据率存储器的原因。

在差分线对中，正负两边都必须始终在相同的环境下沿着传输路径传送。

正负两边必须紧靠在一起，以使正负信号经由这些信号上相应点的电磁场而彼此耦合。

差分线对是对称的，因此它们的环境也必须对称。

当然，完美的对称是不可能实现的，因为至少存在着尺寸公差。

但设计师如果遵循一些基本规则还是可以获得接近理想的最佳差分信号结果。

建议确保信号同一时间出现在每条线路的同一点上。

要使走线的各段等长，如图中相同的字母表示的那样。

如果差分线对带有串联端接电阻或共模滤波器，那么这些器件到差分驱动器正负两端引脚的连接距离应该是相等的。

最好按点到点布线，在任何情况下都要让分支线或支路(图中的C)保持在0.6Tr 英寸以内，这里Tr指驱动器输出上升时间。

图中的A和E要尽可能使用相同的长度限制规则。

采用现场解决工具(field solver)设计走线间隔，这样可以方便地获得偶模和奇模阻抗值。

50欧姆的电路板并不意味着偶模、奇模或差分特征阻抗也是50欧姆。

如果为了终止某个差分信号而将它端接到地或参考电压，就应考虑应害噪声着杂环境的影响被奇模阻抗。

还应考虑端接偶模或共模(偶模值的一半)以终止有害噪声。

如果在两条线间端接，应考虑差模阻抗(奇模阻抗的两倍)。

记住，只有在差分线对紧密耦合时，来自同一个源的辐射噪声才能被有效抑制，因为只有当走线彼此靠得非常近时，周围的电磁场才可能接近相同。

延长走线长度以便补偿互补输出信号之间的任何偏移都要在靠近驱动器处进行。

尽可能只以差分方式延长走线长度，记住左右弯曲的数量和风格应该保持平衡。

图：在差分线对中，正负两边都必须始终在相同的环境下沿着传输路径传送。

避免用单端特征阻抗代替奇模和偶模阻抗作为终端阻抗：紧密耦合的差分线对是专门针对互补信号设计的。

只是保证走线总长度相等，而不是确保走线的每一段都相等。

差分线对的布线跨越电源或地平面的间隙。

在使用自动布线工具时忘记定义差分线对，这样只能得到单端布线。

让测试工程师在差分线对每一边的不同位置增加测试焊盘。

测试焊盘相当于高阻抗器件的输入，因此很容易使差分线对失去平衡。

其它信号的布线过于平行地接近差分线对，或正好在下面或上面的另一层上，它们产生的串扰可能让差分信号失去平衡。

?在不相关的电源或地平面(例如单独的模拟电源平面) 的上面或下面布线差分线对。

忘了考虑板外连接去向。

在利用仿真检查目标电路时，系统中其它板上的连接器、电缆和差分拓扑都应被建模。

被探针或测试设备的寄生电感和电容所蒙蔽。

如果在差分线对的一边放置一个探针，很可能会致使差分线对失去平衡，这时的测量很容易被误导，设备也很可能在这种测试情况下出现假故障。