哈工大计算机组成原理试卷1及答案
2021年哈尔滨工程大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年哈尔滨工程大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。
I.指令字长等于机器字长的前提下，取指周期等于机器周期Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期Ⅲ.指令字长和机器字长的长度没有必然关系Ⅳ为了硬件设计方便，指令字长都和存储字长一样大A.I、Ⅲ、IVB.I、ⅣC.Ⅱ、ⅢD.Ⅱ、Ⅲ、Ⅳ2、直接寻址的无条件转移指令的功能是将指令中的地址码送入（）。
A.程序计数器（PC）B.累加器（ACC）C.指令寄存器（IR）D.地址寄存器（MAR）3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（）位校验位。
A.4B.5C.6D.74、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327695、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。
A.-126B.-125C.-32D.-36、某C语言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）。
A.时间局部性和空间局部性皆有B.无时间局部性，有空间局部性C.有时间局部性，无空间局部性D.时间局部性和空间局部性皆无7、连续两次启动同一存储器所需的最小时间间隔称为（）。
A.存储周期B.存取时间C.存储时间D.访问周期8、CPU中不包括（）。
A.操作码译码器B.指令寄存器C.地址译码器D通用寄存器9、CPU中的译码器要用（）。
A.地址译码人B.指令译码C.数据译码1D.控制信号译码10、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对11、在（）结构中，外部设备可以和主存储器单元统一编址。
计算机组成原理期末考试试题及答案(五套)
计算机组成原理期末考试试题及答案(五套)计算机组成原理试题（一）一、选择题（共20分，每题1分）1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A．立即数和栈顶；B．暂存器；C．栈顶和次栈顶；D．累加器。
2．______可区分存储单元中存放的是指令还是数据。
A．存储器；B．运算器；C．控制器；D．用户。
3．所谓三总线结构的计算机是指______。
A．地址线、数据线和控制线三组传输线。
B．I/O总线、主存总统和DMA总线三组传输线；C．I/O总线、主存总线和系统总线三组传输线；D．设备总线、主存总线和控制总线三组传输线．。
4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。
A．128K；B．64K；C．64KB；D．128KB。
5．主机与设备传送数据时，采用______，主机与设备是串行工作的。
A．程序查询方式；B．中断方式；C．DMA方式；D．通道。
6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示 -1，补码可以表示 -1；B．三种机器数均可表示 -1；C．三种机器数均可表示 -1，且三种机器数的表示范围相同；D．三种机器数均不可表示 -1。
7．变址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．以上都不对。
8．向量中断是______。
A．外设提出中断；B．由硬件形成中断服务程序入口地址；C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D．以上都不对。
9．一个节拍信号的宽度是指______。
A．指令周期；B．机器周期；C．时钟周期；D．存储周期。
10．将微程序存储在EPROM中的控制器是______控制器。
A．静态微程序；B．毫微程序；C．动态微程序；D．微程序。
11．隐指令是指______。
哈工大远程计算机原理模拟试题部分带答案
哈工大远程计算机原理模拟试题部分带答案计算机系统概述一、选择题1.ENIAC所用的主要元件是CA.集成电路；B.晶体管；C.电子管，D.以上各答案都不对。
2.电子计算机问世至今，新型机器不断推陈出新，不管怎么更新，依然保有“存储程序”的概念，最早提出这种极念的是BA.巴贝奇(Charles Babage)B.冯．诺伊曼(John von Neumann)C.帕斯卡(Blaise Pascal)D.贝尔(Bell)3.个人计算机(Pc)是属于 CA．大型计算机‘B．小型机；C．微型计算机；D．超级计算机。
4.下列描述中——是正确的。
BA．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元C．所有的数据运算都在CPU的控制器中完成D．以上答案都正确5.电子计算机的算术／逻辑单元、控制单元及存储器合称为 CA．CPUB．ALUC．主机；D．UP6.电子计算机主存内的ROM是指 BA．不能改变其内的数据；B．只能读出数据，不能写入数据；C．通常用来存储系统程序；D．以上都是。
7.断电后，下列有关半导体存储器的说法中，＿B＿＿是正确的A．RAM的数据不会消失‘B．ROM的数据不会消失；C．EPROM的数据会消失；D．EEPROM的数据会消失8.计算机系统中的存储系统是指＿D＿＿A．RAM存储器；B．ROM存储器；C．主存；D．主存和辅存。
9.冯·诺伊曼机工作方式的基本特点是BA．多指令流单数据流；B．按地址访问并顺序执行指令；C．堆栈操作；D．存储器按内容选择地址。
10.下列属于应用软件 DA．操作系统；B．编译程序；C．连接程序；D．文本处理。
11.48．计算机只懂机器语言，而人类熟悉高级语言，故人机通信必须借助——。
, AA．编译程序；B．编辑程序；C．连接程序；D．载入程序。
12.计算机曲算逻单元和控制单元合称为AA．ALU；D．UPC．CPU；D．CAD。
哈尔滨工程大学计算机组成原理2004[1]
![哈尔滨工程大学计算机组成原理2004[1]](https://img.taocdn.com/s3/m/90544783b9d528ea81c77923.png)
哈尔滨工程大学2004年招收研究生入学考试试题科目名称：计算机组成原理一判断题（每小题1分，共10分）1.组成主存的存储芯片选逻辑对CPU是“透明”的2.大、中型计算机为了简化内部通路结构，多采用总线系统结构。
3.不能用逻辑运算指令处理数据值型数据。
4.在循环效验码CRC中，余数的出错模式只与生成多项式G（X）的选择有关，而与待编信息M（X）无关。
5.磁盘盘面上各磁道位密度不同，而磁道总容量相同。
6.用子程序的第一个字单元存放返回地址，能够支持子程序的递归和联锁递归。
7.CPU从主存读出的信息，究竟是作为数据送运算器处理，还是作为指令送指令寄存器存放，取决于访存地址是否由程序计数器PC提供。
8.用变形补码判断溢出的法则同样适用于原码运算。
9.通道访问内存的优先级别高于CPU。
10.机器的基本字长是指对内存进行一次读写操作的位数。
二填空题1．转子指令与无条件转移指令在操作上的不同之处在于2．对源程序的处理有和两种基本方式。
3．程序计数器应具有功能和的功能，以支持程序的顺序执行和程序转移。
4．要求海明校验码能发现并纠正一位错，若待编的有效信息k位，增设r位校验位，则应满足的关系式是。
若k＝8，则r＝，组成海明码。
5．所谓随机存取的含义有两个要点：其一是其二是6. 一个字节的机器数，若为无符号数，则表示数的范围为若为补码定点整数，则表示数的范围为；若为补码定点小数，则表示数的范围为。
7. 扩展型变址寻址方式可有和两类。
8. 描述硬盘的工作速度，可以用三个指标分别反映三种工作阶段的速度。
三个指标分别是、和。
9. 大多数主存储器采用的校验方法是，它的码距d为。
三单项选择题1．十进制数7和9的8421码之间的“距离”为（）。
① 1 ②2 ③3 ④42．堆栈的操作原则是（）。
①单端固定②双端固定③双端浮动④随机存取3. 在原码不恢复余数除法（又称原码加减交替法）的算法中，（）。
①每部操作后，若不够减，则需恢复余数②若为负商，则恢复余数③整个算法过程中，从不恢复余数④仅当最后一步不够减时，才恢复一次余数4. 在三级存储体系结构中，主存与Cache之间的信息调度过程，对（）是不透明的。
2021年哈尔滨工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年哈尔滨工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（）。
A.16，6B.17，6C.18，8 D .19，82、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器3、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（）。
I.浮点数可以表示正无穷大和负无穷大两个值Ⅱ.如果需要，也允许使用非格式化的浮点数Ⅲ.对任何形式的浮点数都要求使用隐藏位技术IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示4、在补码加减交替除法中，参加操作的数和商符分别是（）。
A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成5、假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（）。
A.0~（1-2-15）B.-（1-2-15）~（1-2-15）C.-1~1D.-1~（1-2-15）6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、下列有关总线定时的叙述中，错误的是（）。
A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制8、CPU中不包括（）。
A.操作码译码器B.指令寄存器C.地址译码器D通用寄存器9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
2022年哈尔滨工业大学(威海)计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年哈尔滨工业大学(威海)计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址2、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（）。
A.23B.25C.50D.193、常用的（n，k）海明码中，冗余位的位数为（）。
A.n+kB.n-kC.nD.k4、在补码加减交替除法中，参加操作的数和商符分别是（）。
A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成5、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有A.低位数值大小B.低位数的全和C.高位数值大小D.低位数送来的进位6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit 264MB/sB.20bit 254MB/sC.20bit 264MB/sD.32bit 254MB/s7、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。
A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。
A.8.4sB.11.7sC.14sD.16.8s9、完整的计算机系统应该包括（）。
A.运算器、存储器、控制器B.外部设备和主机C.主机和应用程序D.主机、外部设备、配套的软件系统10、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。
A.PCIBC.AGPD.PCI-Express11、某磁盘的转速为10 000r/min，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（）。
计算机组成原理试题集（含答案）
计算机组成原理试题集（含答案）计算机组成原理试题一一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。
）1?若十进制数据为137.5则其八进制数为（B ）。
A、89.8B、211.4C、211.5D、1011111.1012. 若x 补=0.1101010，贝U x 原=（A ）。
A、1.0010101B、1.0010110C、0.0010110D、0.11010103. 若采用双符号位，则发生正溢的特征是：双符号位为（ B ）。
A、00B、01C、10D、114. 原码乘法是（A ）。
A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5. 为了缩短指令中某个地址段的位数，有效的方法是采取（C）。
A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址6.下列数中，最小的数是（A）。
A . (101001)2B . (52) 8C. (2B)16 D . 457.下列数中，最大的数是（D）。
A . (101001)2B . (52) 8C. (2B)16 D . 458.下列数中，最小的数是（D）。
A . (111111) 2B (72)8C. (2F) 16 D .509. 已知：X= —0.0011, Y= -0.0101。
（X+Y ）补=（ A ）。
A. 1. 1100B. 1. 1010C. 1. 0101 D . 1. 100010. 一个512KB的存储器，地址线和数据线的总和是（C ）oA. 17B. 19C. 27D. 3611. 某计算机字长是16位它的存储容量是64KB,按字编址，它们寻址范围是（C ）A. 64K B . 32KB C. 32K D. 16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C )。
哈尔滨工业大学计算机组成原理试题
哈工大 2007 年 秋 季学期题号 一 二 三 四 五 六 七 八 九 十 总分 分数一、 填空题（24分）1．DMA 的数据块传送可分为 、 和 阶段。
2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns ，则原码一位乘最多需 ns,补码Booth 算法最多需 ns 。
3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU 从存储器取出一个字节时，即自动完成（pc ）+ 1→ pc 。
设当前指令地址为3008H ，要求转移到300FH ，则该转移指令第二字节的内容应为 。
若当前指令地址为300FH ，要求转移到3004H ，则该转移指令第二字节的内容为 。
4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 ，真值为 （十进制表示）；对应其绝对值最小负数的机器数形式为 ，真值为班号 姓名计算机组成原理 试 题（十进制表示）。
5．利用指令进行输入输出操作的I/O编址方式为统一编址。
第 1 页（共7 页）试题：计算机组成原理班号：姓名：6．一个组相联映像的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共位，其中主存字块标记应为位，组地址应为位，Cache地址共位。
7．和组成存储系统的层次结构。
8．在总线集中式判优控制中，方式对故障很敏感，方式速度最快。
对于同步通信而言，影响其效率的主要因素是，它一般用于场合。
二、解释下列概念（20分）1．机器周期和时钟周期2．周期挪用和向量地址3．中断隐指令及其功能4．双重分组跳跃进位第 2 页（共7 页）试题：计算机组成原理班号：姓名：5．水平型微指令6．超标量和超流水线三、（6分）x已知x = y = –计算（机器数形式自定）。
y第 3 页（共7 页）试题：计算机组成原理班号：姓名：四、（6分）某模型机共有64种操作，操作码位数固定，且具有以下特点：（1）采用一地址或二地址格式；（2）有寄存器寻址、直接寻址和相对寻址（位移量为-128 ~ 127）三种寻址方式；（3）有16个通用寄存器，算术运算和逻辑运算指令的操作数均在寄存器中，结果也在寄存器中；（4）取数/存数指令在通用寄存器和存储器之间传送；（5）存储器容量为1MB、按字节编址。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
哈工大学年秋季学期计算机组成原理试题一、填空（12分）1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。
2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。
3.影响流水线性能的因素主要反映在和两个方面。
4.设机器数字长为16位（含1位符号位）。
若1次移位需10ns，一次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。
5.CPU从主存取出一条指令并执行该指令的时间叫，它通常包含若干个，而后者又包含若干个。
组成多级时序系统。
二、名词解释(8分)1.微程序控制2.存储器带宽3.RISC4.中断隐指令及功能三、简答（18分）1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。
2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。
(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。
(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。
3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。
操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。
（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围；四、（6分）设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则计算 [25169⨯] + [24)1611(-⨯]五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。
（8分）六、（10分）设CPU 共有16根地址线，8根数据线，并用MREQ 作访存控制信号，用W R /作读写控制信号，现有下列存储芯片：RAM ：1K ×8位、2K ×4位、4K ×8位 ROM ：2K ×8位、4K ×8位以及74138译码器和各种门电路（自定），画出CPU 与存储器连接图。
要求： （1）最大4K 地址空间为系统程序区，与其相邻2K 地址空间为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。
（3）详细画出存储芯片的片选逻辑。
A i A 0CSD n D 0PD/Progri 0CSD n D 0OEWEY 7Y 6Y 074138七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。
试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。
若采用微程序控制，则还需要增加哪些微操作。
（10分）八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。
（8分）计算机组成原理试题答案一、填空（12分）1．127；1/512；-1/512-1/32768；-128。
2．基地址；形式地址；基地址；形式地址。
3．访存冲突；相关问题。
4．300ns；310ns。
5．指令周期；机器周期；节拍。
二、名词解释(8分)1．微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。
2．存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。
3．RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。
4．中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。
三、简答（18分）1．答：总线在完成一次传输周期时，可分为四个阶段：•申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；•寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；•传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；•结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。
2．答：（1）若Cache采用直接相联映像：字块中含64个字节，字块的位数为b=6。
Cache中含有256个字块，所以字块地址位数c=8。
主存容量为1M字节，总位数为20。
主存字块标记位数t=6。
（2）若Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。
每组含有四个字块，每组含256个字节。
Cache中含有64个字块，所以组地址位数q=6。
主存容量为1M字节，总位数为20。
4．答：（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位； （2）-64~63； （3）216； （4）216．四、（6分）答：被加数为 0,101;0.100100，[x]补 = 00,101; 00.100100 加数为 0,100;1.010100，[y]补 = 00,100; 11.010100 （1）对阶：[△j ]补 = [j x ]补- [j y ]补 = 00,101 + 11,100 = 00,001即△j = 1，则y 的尾数向右移一位，阶码相应加1，即[y]’补= 00,101; 11.101010② 求和补x ][S '+补y ][S '= 补x ][S '+[S y ]补 = 00.100100 + 11.101010= 00.001110即 [x+y]补 = 00,101; 00.001110 尾数出现“00.0”，需左规。
③ 规格化左规后得 [x+y]补 = 00,011; 00.111000 ∴[x +y]补 = 00,111; 00.111000五、（8分）答：DMA 方式接口电路的基本组成框图如下：以数据输入为例，具体操作如下：①从设备读入一个字到DMA 的数据缓冲寄存器BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）；②设备向DMA接口发请求（DREQ）；③DMA接口向CPU申请总线控制权（HRQ）；④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；⑤将DMA主存地址寄存器中的主存地址送地址总线；⑥通知设备已被授予一个DMA 周期（DACK），并为交换下一个字做准备；⑦将DMA数据缓冲寄存器的内容送数据总线；⑧命令存储器作写操作；⑨修改主存地址和字计数值；⑩判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。
六、（10分）方法一：答：地址空间描述如下：ROM对应的空间：1111 1111 1111 11111111 0000 0000 0000RAM对应的空间：1110 1111 1111 11111110 1000 0000 0000选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片ROM芯片1：1111 1111 1111 11111111 1000 0000 00001110 1111 1111 11111110 1000 0000 0000CPU与存储器连接图见下页：方法二：答：地址空间描述如下：ROM对应的空间：1111 1111 1111 11111111 0000 0000 0000RAM对应的空间：1110 1111 1111 11111110 1000 0000 0000选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片七、（10分）答：组合逻辑设计的微操作命令：取指：T0：PC → MART1：M[MAR] → MDR, PC+1 → PCT2：MDR → IR, OP[IR] →微操作形成部件执行：T0：SP → MART1：M[MAR] → MDRT2：MDR → PC, SP+1 → SP微程序设计的微操作命令：取指微程序：T0：PC → MART1：Ad[CMIR] → CMART2：M[MAR] → MDR, PC+1 → PCT3：Ad[CMIR] → CMART4：MDR → IR, OP[IR] →微操作形成部件T5：OP[IR] → CMAR中断返回微程序：T0：SP → MART1：Ad[CMIR] → CMART2：M[MAR] → MDRT3：Ad[CMIR] → CMART4：MDR → PC, SP+1 → SPT5：Ad[CMIR] → CMAR八、（8分）答：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如进位链、两位乘除法；针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。