2019秋季数字电子技术题库电路题库
《数字电子技术》复习题(含答案)
《数字电子技术》复习题一．单项选择题1．以下逻辑函数等式不成立的是（ C ）。
A ．B A B A A +=+ B. A AB A =+ C. B A B A +=+ D. C A AB C A BC AB +=++2．逻辑电路如下图所示，电路输出端的表达式为（ A ）。
A ．AB Y = B. 0=Y C. 1=Y D. AB Y =3. 能够实现线与功能的门电路是（ C ）。
A ．传输门 B. 三态门 C. OC 门 D. 与非门 4. 下列器件属于组合逻辑电路的是：（ D ）A ：74LS160B ：74LS191C ：74LS290D ：74LS475. 优先编码器74LS148工作时，如果输入是1011101101234567=I I I I I I I I ，则输出012Y Y Y 是（ D ）。
A ：110B ：000C ：010D ：001 6．实现逻辑函数C A C B B A Y ++=的电路：（ B ）A. 不存在竞争也不存在冒险B. 存在竞争，但不存在冒险C. 存在竞争也存在冒险D. 不存在竞争，存在冒险 7. 只具有“置0”、“置1”功能的触发器是（ B ） A ：JK B ：D C ：T D ：RS 8．构成十三进制计数器至少需要（ C ）个触发器。
A ：2 B ：3 C ：4 D ：59．集成双向移位寄存器74LS194当（ C ）实现左移功能。
A ：0001=S SB ：0101=S SC ：1001=S SD ：1101=S S10.使逻辑函数Y A BC =+为1的变量取值是（ B ）。
A. 010 B.011 C.101 D.110 11.输出有高阻状态的是( B )A.与非门B.三态门C.计数器D.555定时器 12.在下列电路中，不属于组合逻辑电路的是( B )。
A ．编码器B ．JK 触发器C ．译码器D ．数据选择器 13.下面逻辑等式中，正确的是（ C ）。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，下列哪个器件不是基本逻辑门？A. 与门B. 或门C. 非门D. 三极管答案：D2. 二进制数1011转换为十进制数是多少？A. 8B. 9C. 11D. 13答案：C3. 触发器的输出状态由什么决定？A. 输入信号B. 时钟信号C. 触发器的当前状态D. 以上都是答案：D4. 下列哪个不是数字电路的优点？A. 高抗干扰性B. 易于集成C. 功耗大D. 逻辑功能明确答案：C5. 在数字电路中，一个D触发器有几个输入端？A. 1B. 2C. 3D. 4答案：B6. 异步计数器和同步计数器的主要区别是什么？A. 异步计数器的输出端数量不同B. 异步计数器的触发器时钟信号不同C. 异步计数器的触发器时钟信号相同D. 异步计数器的触发器时钟信号不同答案：D7. 下列哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 门电路答案：D8. 在数字电路中，一个四位二进制计数器可以产生多少个不同的状态？A. 8B. 16C. 32D. 64答案：B9. 逻辑门电路中的输入信号和输出信号之间的关系是什么？A. 线性关系B. 非线性关系C. 指数关系D. 逻辑关系答案：D10. 一个简单的RS触发器由几个基本逻辑门构成？A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常表示为电压______，逻辑“1”通常表示为电压______。
答案：低电平，高电平2. 一个完整的触发器由两个______门和一个______门构成。
答案：与非，或非3. 在数字电路中，一个______触发器可以存储1位二进制信息。
答案：D4. 一个8位二进制寄存器可以存储的最大十进制数是______。
答案：2555. 在数字电路中，一个计数器的进位输出通常是由______触发器的输出端提供的。
答案：最高位6. 一个简单的二进制计数器，其计数过程是从0开始，计数到______后回到0。
(完整版)数字电路基础考试题(附参考答案)
数字电子技术-考试复习题一、单项选择题1．(195)H 表示（ D ）。
(a) 二进制数 (b) 十进制数 (c)八进制数 (d) 十六进制数2．在TTL 门电路中，能实现“线与”的门电路是（ B ） (a) 与非门 (b) 集电极开路门 (c) 或非门 (d) 或非门3．用不同数制的数字来表示2007，位数最少的是 。
(a) 十六进制数 (b) 十进制数 (c) 八进制数 (d) 二进制数 4．十进制数36转换为十六进制数，结果为 。
（a ）26 （b ）24 （c ）22 （d ）20 5．8421BCD 码10000111表示的十进制数是 。
（a ） 131 （b ） 103 （c ） 87 （d ） 13 6．A/D 转换输出的二进制代码位数越多，其转换精度（ ） (a) 越高 (b) 越低 (c) 不变 (d) 无法确定 7．下列逻辑表示式正确的是（ ） (a) 1=++B A B A (b)B A B A A +=+(c)B A B A B A AB +=+ (d) B A AB +=8. 下列电路中，属于时序逻辑电路的是( ). (a) 数据选择器 (b) 编码器 (c) 计数器 (d) 译码器 9. 由8位寄存器组成的扭环移位寄存器可以构成 进制计数器。
(a) 4 (b) 8 (c) 16 (d) 无法确定10. 555集成定时器构成的单稳态触发器，其暂态时间t W ≈________。
(a) 0.7RC (b) RC (c) 1.1RC (d) 1.4RC11．十进制数24转换为二进制数，结果为 。
（a ）10100 （b ）10010 （c ）01100 （d ）1100012． (a) 13． (c) 14． (c) 15． (d) 12．=O )275(( )D ， 。
（a ）275 (b) 629 (c) 2750 (d) 220013．三态门的第三态是 。
（a ）低电平 （b ）高电平（c ） 高阻 （d ） 任意电平 14．具有8个触发器的二进制异步计数器最多可能有 种状态。
数字电子技术基础习题题库
2）根据题意列真值表
根据真值表可得： Y ABC ABC ABC ABC ABC ABC
4）画出函数的逻辑图 （AB图C略 A）BC。其逻辑功能。
Y1 AB
Y2 Y1 Y3 A B A B
Y3 B A
解：1）逐级写出逻辑表达式。 Y2 A B A B A B A B
2）转换成较简的与或表达式。 AB AB
3）列出真值表。如下表所示。是A、B的同或逻辑
解：当A、B、C分别为010、100、101、110 时，逻辑函数Ｌ的值为1。
2) L AB BC A B
解：当A、B、C分别为010、100、101时，逻辑函数Ｌ 的值为1。
8. 写出图1-11中各逻辑图输出Ｌ的逻辑表达式(提示：
根据逻辑图逐级写出输出端的逻辑函数式)。
解：a图的逻辑表达式为 b图的逻辑表达式为
Y ABCD ABCD ABCD ABC D ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABC D ABCD ABCD ABCD ABCD 4）画出函数的逻辑图（图略）。
返回
5.设计一个故障指示电路，要求的条件如下： 1）两台电动机同时工作时，绿灯Ｇ亮； 2）其中一台发生故障时，黄灯Ｙ亮； 3）两台发动机都有故障时，则红灯Ｒ亮。
解：1）分析命题。设输入变量为Ａ、Ｂ，分别表示两台电动机 的工作状态，输出变量用Ｇ、Ｙ、Ｒ表示。然后对逻辑变量进行 赋值：Ａ、Ｂ为０时表示电动机正常工作，Ａ、Ｂ为１时表示电 动机发生故障；Ｇ=１表示Ａ、Ｂ两台电动机同时工作；Ｙ=１ 表示Ａ、Ｂ两台电动机中有一台发生故障；Ｒ=１表示Ａ、Ｂ两 台电动机都有故障。 2）根据题意列真值表（见后表）
数字电子技术题库及标准答案
判断题
判断题 判断题
判断题
判断题
判断题
判断题 判断题 判断题 判断题 判断题
判断题
判断题 判断题 判断题 判断题 判断题 判断题 判断题 判断题 判断题 判断题 判断题
判断题
判断题 判断题 判断题
判断题
判断题
判断题
判断题
判断题
判断题
判断题
判断题 判断题
判断题
判断题
判断题 判断题
判断题
知识点
第二章
D触发器的特性方程为Qn + 1 = D ，与Qn 无 关 ，所 以
它没有记忆功能。
基本RS触发器不受时钟的控制。
RS触发器的约束条件RS=0表示不允
许出现R=S=1 的输入。
同步触发器存在空翻现象，而边沿触发器和主
从触发器克服了空翻。
主 从 J K 触 发 器 、 边 沿 J K触 发 器 和 同 步 J K 触 发
２位 与门
４位 或门
第二章 输入状态相同时，输出低电平的门电路是
开路门 非门
第二章 第二章 第二章 第二章
第二章
第二章
第二章
第二章 第二章 第二章 第二章 第二章 第二章 第二章
第二章
逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为 逻辑加 逻辑乘
十进制数100对应的二进制数为
1011110 1100010
第二章 第二章
第二章
第二章
第二章
第二章 第二章 第二章 第二章 第二章
第二章
第二章 第二章 第二章 第三章 第三章 第三章 第三章 第三章 第三章 第三章 第三章
第三章
第三章 第三章 第三章
2019秋季数字电子技术题库电路题库
一、单选（87分）1、数字电路中使用的是（A）A、二进制B、八进制C、十进制D、±7X1^2、维持阻塞型D触发器的状态由CP （A）时D的状态决定。
A、上升沿B、下降沿C、商电平D、低电平3、二极管或门的两输入信号AB=（A）时，输出为低电平。
A、0B、1C、10D、114、如果触发器的次态仅取决于CP （A）时输入信号的状态，就可以克服空翻。
A、上（下）沿B、高电平C、低电平D、无塚定5、欲在一串幅度称的脉;号中，剔除幅度不够大的脉;中，可用（A）电路。
A、施密特鹼器B、単稳态触发器C、多谐振荡器D、集成时器6、改变（A）值，不会改变555构成的多谐振荡器电路的振荡频率。
A、电隣CCB、电阻R1C、电阻R2D、电容C7、把数字輙换成为相应甌星的(A).A、数-模转换B、DACC、A/D转换器D、ADC8、n位DAC最大的输出电压uOmax%（A ）UD.A、（2n-1）B、2nC、2n+1D、（2n + 1）9、DAC单位量化电压的大1涪于Dn为（）时，DAC输出的樹以电压值。
A、1B、nC、2n-1D、2n10、用不同数制的数字来表示2004 ,最少的是（A）.A、B、十进制C、八进制D、11、如果把触发器的啊入濶妾到F ,该触发器掘换成（）触发器。
A、DB、TC、RSD、「正确答室:A12、组合电路设计的结果一1£^^到（）.A、逻辑电路图B、电路的逻辑功能C、电路的真值表D、逻辑函数式正确答室:A13、程序控制中，常用（）电路作定时器。
A、计数器13、程序控制中，常用（）电路作定时器.A、计数器B、I:嚴器C、译码器D、编码器正确答室:A学生答室:X14、n位环形移位寄存器有效状态数据是（）.A、nB、2nC、4nD、2n正确答室:A15、小容量的RAM部存储矩阵数字于外部地址线数N的关系为（）.A、2nB、22nC、＞22nD、＜2n正确答室:A16、两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是（）.A、与非B、或非C、同或D、异或正确答室:A17、数字信号是（）.A、时间和幅值上略变化的信号B、时间和幅值上离散的信号C、时间上连续、幅值上离1竣化的信号D、时间上离散、幅值上的信号正确答室:B18、数字电路中最常用的BCD©^（）.A、5421码B、8421码C、余3码D、循环码正确答室:B19、用卡诺图化筒具有无关项的逻辑函数时，若用圏法，在包围圈的?是按处理；在包围圏外的?是按处理。
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习题库及答案完整版数字电子技术期末复习题库及答案HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题: （每空1分，共10分）1．(30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题：(选择一个正确的答案填入括号内，每题3分，共30分)1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形u I 和输出波形u O 如图3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
、单选（87 分）1、数字电路中使用的是（A）A、二进制B、八进制C、十进制D、±7X1^2、维持阻塞型D触发器的状态由CP （A）时D的状态决定。
A、上升沿B、下降沿C、商电平D、低电平3、二极管或门的两输入信号AB=（A）时，输出为低电平。
A、0B、1C、10D、114、如果触发器的次态仅取决于CP （A）时输入信号的状态，就可以克服空翻。
A、上（下）沿B、高电平C、低电平D、无塚定5、欲在一串幅度称的脉;中信号中，剔除幅度不够大的脉;中，可用（A）电路。
A、施密特鹼器B、単稳态触发器C、多谐振荡器D、集成时器6、改变（A）值，不会改变555 构成的多谐振荡器电路的振荡频率。
A、电隣CCB、电阻R1C、电阻R2D、电容C7、把数字輙换成为相应甌星的（A）.A、数-模转换B、DACC、A/D 转换器D、ADC8、n 位DAC 最大的输出电压uOmax%（ A ）UD. A、（2n-1）B、2nC、2n+1D、（2n + 1）9、DAC 单位量化电压的大1涪于Dn 为（）时，DAC输出的樹以电压值。
A、1B、nC、2n-1D、2n10、用不同数制的数字来表示2004 ,最少的是（A）.A、C、八进制D、11、如果把触发器的啊入濶妾到 F ,该触发器掘换成（）触发器。
A、 DB、TC、RSD、「正确答室:A12、组合电路设计的结果一1￡^^到（）.A、逻辑电路图B、电路的逻辑功能C、电路的真值表D、逻辑函数式正确答室:A13、程序控制中，常用（）电路作定时器。
A、计数器13、程序控制中，常用（）电路作定时器.A、计数器B、I:嚴器C、译码器D、编码器正确答室:A14n 位环形移位寄存器有效状态数据是（）.、A、nB、2nC、4nD、2n正确答室:A15、小容量的RAM 内部存储矩阵数字于外部地址线数N 的关系为（）A、2nB、22n> 22nC、D、< 2n正确答室:A16两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是（）.、与非A、或非B、同或C、D、异或正确答室:A17数字信号是（）.、时间和幅值上略变化的信号A、时间和幅值上离散的信号B、时间上连续、幅值上离 1 竣化的信号C、D、时间上离散、幅值上的信号正确答室:B18、数字电路中最常用的BCD? ^ ()A、5421 码B、8421 码C、余 3 码D、循环码正确答室:B19、用卡诺图化筒具有无关项的逻辑函数时，若用圏法，在包围圈内的?是按处理；在包围圏外的?是按处理。
A、 1 , 1B、 1 , 0C、0,0D、不确定。
正确答室:B20、TTL与非门输出高电平的范醵().A>1.4V、B、>2.4VC、>3.3VD、=3.6V正确答室:B21、TTL与E门阈值裁UT 的耍曜(),A、0.4VB、 1.4VC、2VD、 2.4V正确答室:B22、TTL与^门商电平输出电流IOH 的参数规范值是().A、200 卩 AB、400 卩 AC、800 卩 AD、1000 卩 A正确答室:B23、两个与非门构成的基本RS触发器，当Q= =0 时，当两个输入信号和时触发器的输出Q 会().变为0A、顚 1 不变B、顚。
不变C、无疵定D、正确答室:B24、如果把触发器的啲入蟾到 F ,该触发器掘换成()触发器，AD、B、TC、RSD、T'正确答室:B25、主从JKJ8J发器Q 的状态是在时钟脉;中CP()发生变化，A、上升沿B、下降沿C、高电平D、低电平正确答室:B26、数字系统中，常用 ()电路，将输入脉 ;中信發为等聞宽的脉 ; 中信号 A 、施密特鹼器B 、 単稳态触发器C、多嚥荡器 D 、鲂定时器 正确答室 :B27、 数字系统中，鞋嗾确定时的电路是 ().A 、 施密特媽器B 、 単稳态触发器C 、 多嚥荡器D 、 鲂定时器正确答室 :B28、若将输入脉 ;中信發迟一段时间后输出，应用 ()电路 . A 、施密特媽器B 、 単稳态触发器C、多嚥荡器 D 、鲂定时器 正确答室 :B29、 555构成的多嚥荡器电路中， 当 R=R2时，欲使输出占空比约为 50% ,最筒单的办法 是().A 、 电容 C 婭B、R2两端用g 二极管C、C-U端接地D、VCC婭正确答室:B30、从电路结构上看，时序电路必须含有().A、门电路B、存储电路C、RC电路D、译码电路正确答室:B31、把36kHz的脉;中信庭为Hz 的脉;中信号，数为().若采用0 进制集成计数器，则各级的分频系A、(3,6,10,10,10)B、(4,9,10,10,10)C、(3,12,10,10,10)D、(6,3,10,10,10)正确答室:B32、与倒T 型电阻网络DAC相比，权电流网络D/牌换器的主要优点是消除了()对转换精度的影响。
A、网络电阻精度B、模拟开关导通电阻C、电流建立时间D、加法器正确答室:B如要将一个最大幅度为 5.VB$)g 信号转换为数字信号，要求输入每变化20mV,输出33、信号的最低G(LSB)发生变化,应选用()位ADC。
A、 6B、8C、10D、12正确答室:B34、组合电路分析的结果是要获得().A、逻辑电路图B、电路的逻辑功能C、电路的真值表D、逻辑函数式正确答室:B35、“与非”逻果为"0 ”的制帳该成的連().A、入“ 0"B、全辄入TC、至少有一个输入“ 1D 任一个输入“ 0”正确答室:B36、十进制数36 转换为十六进制数,结果为().A26、B、24C、22D、20正确答室:BN 变量的卡诺图中任一最小项应当有()相邻块。
37、A、2NB、NC、N+1D、N-1正确答室:B38、数字信号是（）.A、时间和幅值上略变化的信号B、时间和幅值上离散的信号C、时间上连续、幅值上离 1 竣化的信D、时间上离散、幅值上的信号正确答室:B39、数字电路中最常用的BCD? 是（）A、5421 码B、8421 码C、余3码D、循环码正确答室:B40、两个与非门构成的基本RS触发器，当Q= =0 时，当两个输入信号和时触发器的输出Q 会（）.A、变为0B、保持 1 不变C、保持不变D、无法确定正确答室:B41、电源电压VDD 为OVMCMOS集成期开关可接通幅度为（）的信号。
n 的关系 T ￡为 ().正确答室 :B正确答室 :B45、采用双地址译码且分时送入行和列地址信号DRAM 内部存储矩阵的字数与外部地址绿B 、 0-10VC 、 0~ VDD/2D 、 >10V正确答室 :B42、 组合电路分析的结果 A 、 逻辑电路图B 、 电路的逻辑功能C 、 电路的真值表D 、 逻辑函数式A 、 - 10-0V正确答室 :B是要获得()43、 在设计过程中，逻辑函数化筒的目的是 (). A 、 获得B 、 用最少的逻辑器件完成设计C 、 用最少的集电门完成设计D 、 获得杪的成44、 74LS38W ()个译码输入端。
A 、B、 C、 D 、 无潮定B、22nC、>22nD、<2n正确答室:B46、电可擦除的PROM 器件是().A、EPROMB、E2PROMC、PLAD、PAL正确答室:B47、已知二输入逻辑门的输入 A 输出 F 的波形如下图所示，这是A 、与非B、或^C 、同或D、与正确答室48、三极管开关电路中，影响开关速度的主要因素是().A、tdB、trC、tsD、tf正确答室:C49、标准TTL门关门电平之值为()A、0.3V0^逻辑门的波形？().C、0.8VD、 1.2V 正确答室:C50、TTL与非门输出低电平的#参数规范值是（C）.A、 < 0.3VB、 > 0.3VC、《0.4VD、=0.8V51、基本RS触发器的输入直接控制输出状态，所以它不能成为（A、直接置1，清0B、直接置位、复位C、同步D、异步52、数字系统中，能自行产生矩形波的电路是（C）.A、施密特鹼器B、単稳态触发器C、多谐振荡器D、集成定时器53、在环形振荡器中，为了降低振荡频率，通常在环形通道中串入（A、更多非门B、电感LC、RC环节D、大容量电容A、VCCB、RDC、C-UC）触发器。
C）54、555 构成的多谐振荡器中，还可通过改变（C）端电压值使震荡周期改変55、在(C)揣加可变电压，可使555 多跡荡器输出调频波。
A、RDB、OUTC、C-UD、GND56、欲把一脉冲信哥斑8 个CP后输出，宜采用(C)电路.A、计数器B、分频器C、移位寄存器D、脉冲发生器57、欲把并行数据转换成串行数据，可用().A、计数器B、分频器C、移位寄存器D、脉冲发生器58、n 位二制的A/D 转换器可分辨出满量程值的( C)输入变化量A、1/(2n + 1)B、1/2nC、1/(2n-1)D、无潮定59、如要把一个最大幅度位9.99VK 模拟信号转换成数字信号，要求ADC 的分辨率小于(C )mx：A、 6B、8C、10D、1260、格雷码的优点是（C）.A、代确B、记忆方便C、两组相邻代码之间只有一G 不同D、同时具备以上三者61、律把并行数据转换成串行数据，可用（）.A、计数器B、分频器C、移位寄存器D、脉冲发生器62、842BCDS0000表示的十进制数是（）.A、131B、103C、87D、13正确答室:C63、“或非”逻辑运具结果为"0”的条件是该或项的变量（）A、B、C、至少输入一个1D、正确答室:C64、格雷码的优点是（）.A、B、C、两组相邻代码之间只有YZ不同D、正确答室:C代确记忆方便两组相邻代码之间只有YZ不同同时具备以上三者65、用原码输出的停码器实现多输出逻辑函数，需要増加若干个（）A、非门B、与非门C、或门D、晰门正确答室:C66、用Mx4 的DRAM 芯片通过（C）扩展可以获得4Mx8 的存储器。
A、B、C、复合D、67、FPGA比较适合用在以（C）的数字系统。
A、复杂C 、 时序为主D、 较简单68、 处理 (D)的电子电路顚｛字电路。
A、 交流电压信号B、 直流信号C、 曲信号D 、数字信号69、用不同数制的数字来表示 2007 ,最少的是 (D).A、 二进制B、 八进制C、 十进制D、 十六进制70、 格雷码与奇偶校验码又妍为 (D).A、 有权码B、 符号码C、 无权码D、 可靠性代码71、 已知，选出下列可以肯定使的取值A、 ABC=011B、 BC=11C、 CD=10D 、 BCD=111B 、 控制为主()。
正确答室 :D72、二极管与门的两输入信号 AB=（）时，输出为高电平。
76、三态寄存器的（）信号无效时,寄存器输出为有阻状态。
A、 0B、 1C、 10D、 11正确答室 :D73、数字电路中，晶体管的工作于（）状态。