数字逻辑复习题要点
数字逻辑期末复习资料
第一章数制与编码1、二、八、十、十六进制数的构成特点及相互转换；二转BCD：二B到十D到BCD，二B到十六H，二B到八O2、有符号数的编码；代码的最高位为符号位，1为负，0为正3、各种进制如何用BCD码表示；4、有权码和无权码有哪些？BCD码的分类：有权码：8421,5421,2421 无权码：余3码，BCD Gray码例：1、（1100110）B=（0001 0000 0010）8421BCD=（102）D=（66 ）H=（146）O（178）10=（10110010）2=（0001 0111 1000 ）8421BCD=（B2 ）16=（262）82、将数1101.11B转换为十六进制数为（ A ）A. D.C HB. 15.3HC. 12.E HD. 21.3H3、在下列一组数中，最大数是（A）。
A.(258)D 1 0000 0010B.(1 0000 0001 )B257C.(103)H0001 0000 0011 259D.(0010 0101 0111 )8421BCD 2574、若用8位字长来表示，（-62）D=( 1011 1110)原5、属于无权码的是（B ）A.8421 码B.余3 码和BCD Gray的码C.2421 码D.自然二进制码6、BCD码是一种人为选定的0～9十个数字的代码，可以有许多种。
（√）第二章逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与逻辑乘F=A+B 或逻辑加F=A非逻辑反2、逻辑代数的基本定律及三个规则；3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简（有约束的和无约束的）。
例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（ A ）逻辑关系。
A、与B、或C、非2、数字电路中使用的数制是（ A ）。
A．二进制B．八进制 C．十进制D．十六进制3、和逻辑式AB表示不同逻辑关系的逻辑式是（ B ）。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、 逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律: A+A = l ，A • A = 0 ；1=+A A ，0=•A A ； ②重叠定律（同一定律）：A • A=A ， A+A=A ；③反演定律(摩根定律）：A • B=A+B 9 A+B=A • B B A B A •=+，B A B A +=•； ④还原定律: A A =ch2.1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+4）B A AB BC B A AB +=++5）AB B A B A B A +=+ B A B A AB B A +=+12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
（完整版）数字逻辑复习提纲
（完整版）数字逻辑复习提纲数字逻辑基础复习提纲⒈数制与码制数字系统中常⽤的数制及其互换、符号数表⽰、数字与字符编码。
2. 逻辑代数基础逻辑代数的基本定理及规则，⽤逻辑代数及卡诺图化简逻辑函数的⽅法与技巧。
3. 组合逻辑电路门电路符号及外部特性4. 同步时序电路同步时序电路的特点，触发器及其互换，Mealy 型和Moore型的状态图与状态表，同步时序电路分析与设计的⽅法。
5. 异步时序电路异步时序电路的特点与模型，脉冲异步时序电路分析与设计的⽅法。
电平异步时序电路分析与设计的⽅法。
6. 中、⼤规模集成电路及其应⽤加法器、译码器、编码器、多路选择器、多路分配器、计数器和寄存器等常⽤集成电路的符号、功能表及使⽤⽅法及综合应⽤。
⼀、课程的教学基本要求1．数制与码制要求学⽣熟悉常⽤的⼏种进位计数制（2，8，10，16进制），以及这⼏种数制的相互转换。
数字系统数值数据的表⽰，重点是符号整数的定点数（原码、反码及补码）表⽰。
数字和字符的编码。
2．逻辑代数基础要求学⽣熟悉并掌握逻辑代数基本定理及规则，标准积之和表达式与最⼩项，标准和之积表达式与最⼤项。
熟悉并能应⽤逻辑代数和卡诺图分析和化简逻辑表达式。
3．组合逻辑电路分析与设计要求学⽣熟悉并掌握组合逻辑电路的分析和设计的⽅法；单输出与多输出组合逻辑电路设计⽅法的异同；组合逻辑险象的判断与消除。
要求做门电路及组合逻辑电路实验。
4．同步时序电路分析与设计要求学⽣熟悉并掌握同步时序逻辑电路的分析和设计的⽅法；Mealy型与 Moore型时序电路的状态图与状态表；常⽤的⼏种触发器及其互换。
要求做触发器及同步时序逻辑电路实验。
5．异步时序逻辑电路分析与设计要求学⽣熟悉并掌握脉冲异步时序逻辑电路与点平异步时序电路的分析和设计的⽅法；电平异步时序电路的竞争与险象。
要求做异步时序逻辑电路实验。
6．中规模集成电路应⽤要求学⽣熟悉并掌握常⽤的⼏种中规模集成电路；能够⽤它们设计组和逻辑电路和时序电路，并具有综合设计的能⼒。
数字逻辑第一章复习资料
2018-11-20
20
1．传统法
传统法：传统方法是建立在小规模集成电路基础之上的，它以技术
经济指标作为评价一个设计方案优劣的主要性能指标，设计时追求的目标是 如何使一个电路达到最简。
如何达到最简呢？在组合逻辑电路设计时，通过逻辑函数化简，尽
可能使电路中的逻辑门和连线数目达到最少。而在时序逻辑电路设计时，则 通过状态化简和逻辑函数化简，尽可能使电路中的触发器、逻辑门和连线数 目达到最少。
注意：一个最简的方案并不等于一个最佳的方案！
以逻辑代数作为基本理论的方法始终是最基本的方法！
2018-11-20 21
2．采用中、大规模集成组件进行逻辑设计的方法 由于中、大规模集成电路的不断发展，使芯片内部容纳 的逻辑元器件越来越多，因而，实现某种逻辑功能所需要的 门和触发器数量已不再成为影响经济指标的突出问题。 采用中、大规模集成组件去构造满足各种功能的逻辑电路 时，如何寻求经济合理的方案呢？必须注意： ▲ 充分了解各种器件的逻辑结构和外部特性，做到合理 选择器件； ▲ 充分利用每一个已选器件的功能，用灵活多变的方法 完成各类电路或功能模块的设计； ▲ 尽可能减少芯片之间的相互连线。
《数字逻辑》课程序曲
认识
2018-11-20 1
第一章 基本知识(4学时)
本章知识要点
p 数字系统的基本概念 p 常用计数制及其转换 p 带符号二进制数的代码表示 p 常用的几种编码
•2018-11-20
•2
1.1 数字系统的基本概念
1.1.1 数字系统
一、信息与数字
我们正处在一个信息的时代！请问：信息的概念是什么？ 信息的概念： 人们站在不同的角度，对“信息”给出了不同的解释。诸如，“信息是表征 物理量数值特征的量”，“信息是物质的反映”，“信息是人类交流的依据”， …，广义的说，“信息是对客观世界所存在的各种差异的描述”。 请问：信息有何特征？ 信息特征：传输能力、存储能力、处理能力（智能） 传输（跨越空间的信息传播）：例如，邮递、电话、电视、Internet 等。 存储（跨越时间的信息传播）：例如，文字、书籍、照相、录音、录像等。 处理（对信息进行加工）：例如，算盘、计算器和计算机。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
数字电路逻辑设计复习题
数字电路逻辑设计A复习题一、单选题（每小题2分，共计20分。
）1.一个比特时间是1ms,串行传输8个比特所需要的时间是（）。
A.1msB.16msC.8ms答案：C知识点：第一章难度：1解析：串行传输比特只能一个比特一个比特的传输，传输8个比特则需要8倍的比特时间，即8ms2.写出下图的比特序列是（）。
CLKAA.010*********B.001100110011C.000011110000答案：B知识点：第一章难度：2解析：一个比特持续一个时钟周期，因此波形A的每一个高低电平均持续了两个时钟周期，比特序列即为：001100113.当与门的输入是什么状态时与门的输出是高电平（）。
A.任意一个输入是高电平B.全部输入都是高电平C.没有输入是高电平答案：B知识点：第二章难度：2解析：与门的逻辑功能：输入全部是高电平时输出才是高电平。
4.由5级触发器构成的二进制计数器，能计数的最大模是（）。
A.16B.32C.10答案：B知识点：第六章难度：3解析：若有n级触发器，则可计数的最大模是2n，当n=5时，则可计数的最大模是25=32。
5.JK触发器状态置1时J、K输入端状态是（）。
A.J=1，K=1B.J=0，K=1C.J=1，K=0答案：C知识点：第五章难度：1解析：JK触发器的动作特点：当J=1，K=0时，JK触发器置1。
二、填空题（每空2分，共计20分。
）1.数制转换(1100111)2=( )10=( )8答案：(1100111)2=( 103 )10=( 147 )8知识点：第一章难度：2解析：二进制数转换成十进制数：把非零位的权相加，本题中1100111=1+2+4+32+64=103。
2.数字电路可分为两大类：组合逻辑电路和（）。
答案：时序逻辑电路知识点：第四章有关的时序逻辑电路。
3.描述一种逻辑功能的方法有逻辑表达式、（）和（）等。
答案：逻辑电路图和卡诺图、输入输出波形知识点：第三章难度：2解析：描述一种逻辑功能的方法有：真值表，逻辑表达式，逻辑电路图，逻辑功能描述，卡诺图，输入输出波形等，可以用不同的方法描述同一种逻辑功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、计算题1、证明公式CAB+=(A+)CBAA2、证明公式D+++)((=+)BDABC+BCBDD3、证明C AABC+++A=BBBACC4、证明DA+=++B+BBDCDADA5、证明B+(ABC=+)AABCB6、证明公式A CA+B+++B=BCBCCAA7、用卡诺图化简AB++=F++CDDBACBC8、化简F()=∑m(1,3,4,9,11,12,14,15) + ∑d(5,6,7,13)9、ACBCA++=化成最简与非与非式+CF+DDCAABB10、将∑∑C(dY化成最简与非与非式AB),=)7,5,2,0(+,)6,4,1(11、将∑∑DCB,A,(d，，，化成最简与非，，，,Y，314(,15+=))1120(57108)与非式12、将∑∑+=)15,14,12()1110875320(),,,(d D C B A Y ，，，，，，，化成最简与非与非式13、分析所示电路逻辑功能。
14、四路数据选择器的选择控制变量01A A 分别接A ，B ，数据输入端3210,,,D D D D 依次接C ，0,0，试分析该电路实现何功能。
15、判断下列函数是否存在冒险，并消除可能出现的冒险 BC A ACD C AB D C A F +++=16、分析下图所示计数器为模多少。
17、分析下图所示电路的功能。
18、根据下面的流程表，写出总态响应序列。
输入x2x1变化序列为：00 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 1019、根据下面的流程表，写出总态响应序列。
输入x2x1变化序列为：00 -> 01 -> 11 -> 10 -> 11 -> 01 -> 00二、化简题：1、化简下面的不完全确定状态表2、化简下表所示同步时序电路的原始状态表。
实现该电路功能，至少需要几个触发器？3、化简下表为最简状态表4、化简下表为最简流程表4 13 ④/15 1 ⑤/066 5 ⑥/045、化简下表为最简流程表二次状态y x2 x1=00 x2 x1=01 x2 x1=11 x2 x1=101 ①/0 3/0 2/02 1/0 4/0 ②/03 6/0 ③/0 4/04 3/0 ④/0 5/05 6/0 ⑤/06 ⑥/0 77 1 ⑦/1四.分析题1、分析如图所示组合逻辑电路的功能。
2、分析如图所示组合逻辑电路的功能。
3、分析如图所示组合逻辑电路的功能。
BZ4、已知如图所示逻辑电路图，试分析逻辑功能，并改用异或门实现该电路。
5、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。
6、分析如图所示组合逻辑电路的功能。
7、分析如图所示组合逻辑电路的功能。
8、分析如图所示时序电路，要求：(1)写出电路的激励方程；(2)状态方程；(3)输出方程(4)画出电路的状态转换图；(5)判断该电路能否自启动。
=1=1LBCA Z9、分析如图所示时序电路，作出状态图和状态表。
10、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。
11、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。
12、分析如图所示时序电路，作出状态图和状态表。
Q Q CPXZ13、分析如图所示组合逻辑电路功能。
14、分析如图所示时序电路，要求：1）写出电路的激励方程；2）状态方程；3）输出方程；4）画出电路的状态转换图。
A C Bx15、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。
16、分析如图所示时序电路，要求：(1)写出电路的激励方程；(2)状态方程；(3)输出方程;(4)画出电路的状态转换图。
17、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。
18、分析如图所示时序电路，要求：画出电路的状态转换图并判断该电路能否自启动。
CP19、分析下图所示的脉冲异步时序电路。
1四.设计题1、设计一个四进制计数器。
要求用和D触发器实现。
2、设计一个六进制可逆计数器。
有一个控制输入x，当0时，实现加1计数；当1时实现减1计数。
当计数中有进位或借位发生时，电路输出Z为1，否则Z为0。
要求：用和D触发器实现。
3、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。
（1）用与非门来实现。
（2）用74138和与非门实现。
4、设12X X X =和12Y Y Y =是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断Y X >的逻辑电路。
当Y X >时，输出1，否则0。
5、设计一个四进制可逆计数器。
有一个控制输入x ，当0时，实现加1计数；当1时实现减1计数。
当计数中有进位或借位发生时，电路输出Z 为1，否则Z 为0。
要求：(1)按同步时序电路设计步骤使用D 触发器实现。
（2）用和D 触发器实现。
6、举重比赛有三个裁判，一个是主裁判A ，两个是副裁判B 和C 。
杠铃完全举起的裁决由每个裁判按一下自己面前的按钮来决定。
只有两个以上裁判（其中必须有主裁判）判明成功时，表示成功的灯才亮。
（1） 用与非门设计实现。
（2） 用74138设计实现。
7、用和D 触发器设计一个两位串行输入、并行输出双向移位寄存器。
该寄存器有x1和x2两个输入端，其中x2为控制端，用于控制移位方向，x1为数据输入端。
当x2=0时，x1往寄存器高位串行送数，寄存器中数据从高位移向低位；当x2=1时，x1往寄存器低位串行送数，寄存器中数据从低位移向高位。
寄存器的输出为触发器状态本身。
8、设12X X X =和12Y Y Y =是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断Y X >的逻辑电路。
当Y X >时，输出1，否则0。
9、某单位举行游艺晚会，男同志持红票入场；女同志持黄票入场；持绿票的同志，不管男女均可入场。
（1）试用与非门设计这个游艺会入场放行的逻辑控制电路； （2）用74138和必要的逻辑门设计这个游艺会入场放行的逻辑控制电路。
10、用D触发器作为存储元件，设计一个可控计数器。
该电路有两个控制输入x2和x1，其计数规律为：x2x1=00：实现模3加法计数功能；x2x1=01：实现模3减法计数功能；x2x1=10：实现模4加法计数功能；x2x1=11：实现模4减法计数功能。
要求：用和D触发器实现。
11、用和D触发器设计一个2位二进制减1计数器。
电路工作状态受输入信号x的控制。
当0 时，电路状态不变，当1时，在时钟脉冲作用下进行减1计数。
计数器有一个输出Z，当产生借位时Z为1，其他情况下Z为0。
12、设A、B、C为保密锁的三个按键。
当A键单独按下时，锁即不打开也不报警；只有当A、B、C或者A、B或者A、C同时按下时，锁才能被打开；当不符合上述组合状态时，将发出报警信息。
设F为开锁信号，G为报警信号。
1) 试用基本逻辑门设计此电路。
2)使用74138设计此电路。
13、用T触发器作为存储元件，设计一个模6计数器，该计数器的状态转移关系如下：000->001->011->111->110->100->00014、王强参加四门课程考试。
规定如下：（1）化学及格得1分；不及格得0分（2）生物及格得2分；不及格得0分（3）几何及格得4分；不及格得0分（4）代数及格得5分；不及格得0分若总得分为8分以上（含8分）就可毕业。
1）使用与非门设计判断王强是否毕业的逻辑电路。
2）使用74138设计判断王强是否毕业的逻辑电路。
15、设计一个血型配比指示器。
输血时供血者和受血者的血型配对情况如图所示（例如A型可以和A、B、型相配，不能与O型相配）。
要求供血者血型和受血者血型相配时绿灯亮；反之，红灯亮。
（1）用与非门实现该电路；（2）用74138和与非门实现该电路。
供血者受血者O型O型A型A型B型B型AB型AB型16、为某水坝设计一个水位报警控制器，设水位高度用4位二进制数提供。
当水位上升到8m时，白指示灯开始亮；当水位上升到10m时，黄指示灯开始亮；当水位上升到12m时，红指示灯开始亮，其他灯灭；水位不可能上升到14m。
要求1）用与非门实现该电路；2）用实现。
17、一个水箱水位指示电路如图所示，A、B、C为三个电极，当电极被水浸没时，会点亮特定的指示灯。
水面在A、B间为正常状态，点亮绿灯G；在B、C间或在A以上为异常状态，点亮黄灯Y；在C以下为危险状态，点亮红灯R。
（1）试用与非门设计这个水箱的逻辑控制电路（2）用74153和必要的逻辑门实现。
A水BC。