数电的实验设计-实验三
数电实验-组合逻辑电路设计
数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。
要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。
在芯片中下载电路并在实验板上验证。
二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。
其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。
编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。
偶校验在电路实现中更直接容易。
译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。
分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。
2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。
数电实验报告范文
数电实验报告范文实验名称：数字电路设计与实现实验目的：通过实验，掌握数字电路设计的基本原理和方法，并了解数字电路中常见的逻辑门的应用和性能特点，学会使用逻辑门组合构成各种数字电路，实现指定功能。
实验原理：1.逻辑门的基本原理与应用：逻辑门是数字电路中最基本，并且最重要的一类元件。
常见的逻辑门有与门、或门、非门，与非门、或非门、异或门等。
它们分别表示并、或、非、与非、或非、异或运算。
2.组合逻辑电路：由多个逻辑门组成的逻辑电路，称为组合逻辑电路。
在组合逻辑电路中，各个逻辑门输出与输入的关系是由逻辑门之间的位置和连接方式决定的。
实验仪器和材料：1.数字电路实验箱2.数字逻辑集成电路（例如74LS00、74LS02、74LS04等）3.连线实验步骤：1.实验前准备：将所需的74系列数字集成电路插入到数字电路实验箱的插槽中并连接好电源。
2.实验一：实现逻辑门的基本逻辑运算a.连接和经逻辑门74LS08，将A、B作为输入，将其输出接到LED指示灯上；b.依次给A、B输入不同的逻辑电平，观察输出结果，并记录下来；c.尝试连接其他逻辑门实现不同的逻辑运算，并观察其输出结果。
3.实验二：组合逻辑电路的设计a.根据实验需求，设计一个3输入与门电路；b.使用74LS08等逻辑门实现该电路；c.给输入端依次输入不同的逻辑电平，观察输出结果，并记录下来。
4.实验三：数字电路的简化和优化a.给定一个复杂的逻辑电路图，使用布尔代数等方法进行化简，寻找最简布尔方程；b.结合实际情况，将最简布尔方程转换为最简的逻辑电路图；c.根据设计的逻辑电路图，使用逻辑门组装出该电路，并验证其功能。
实验数据和结果：1.实验一结果：A，B，输:-------:，:-------:，:---------0，0，0，1，1，0，1，1，2.实验二结果：A，B，C，输:-------:，:-------:，:-------:，:--------0，0，0，0，0，1，0，1，0，0，1，1，1，0，0，1，0，1，1，1，0，1，1，1，3.实验三结果：（示例）原始布尔方程：F=A'B+AB'+AC+B'C最简化布尔方程：F=A⊕B⊕C逻辑电路图：实验结论：通过本次实验，我们学习到了逻辑门的基本原理、应用和各个逻辑门的特点。
数电实验三-数据选择器和译码器应用
电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
3、使用数据选择器和译码器实现特定电路。
二、实验容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。
（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。
）画出电路的原理图，将电路下载到开发板进行验证。
根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。
画出电路的原理图，通过仿真进行验证。
血型献血受血a b c dA 0 0 0 0B 0 1 0 1AB 1 0 1 0O 1 1 1 1真值表：a b c d Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1 根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。
根据题意画出真值表如下输入输出Ci A B S Co0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
数电的实验设计-实验三
一、实验目的
• 1.熟悉集成译码器的原理、应用和测试方法。 • 2.掌握器件74LS139和74LS138的功能、使 用、功能扩展、逻辑符号。 • 3.掌握中规模集成数据选择器的逻辑功能及 测试方法。 • 4.学会用数据选择器构成组合逻辑电路的方 法和实何用数码管显示3-8译码器的输出结果。 2.利用一些基本门电路构成2-4译码器，画出连 线图。 3.举例说明编码器和译码器的用途。 4.用74LS153实现全加器。
六、实验报告
• 1. 画出实验中所用的电路接线图。 • 2.记录、整理实验数据，并对其结果进行分 析。 • 3.归纳译码器、数据选择器的工作原理、特 点。 • 4.记录实验过程中存在的困难、问题，以及 相应的解决办法。 • 5.回答思考题中的各问题。
二、实验原理
• （一）译码器： 译码器
译码——把二进制代码所表示的信息翻译成对 应输出的高、低电平信号的过程。 译码器多用于代码的转换、终端的数字显示、 数据分配、存储器寻址和组合控制信号等。 译码器可以分为三类：
（1）显示译码器：驱动显示器件。如：74LS248。 （2）码制变换译码器：如BCD码转换成十进制码。 （3） 变量译码器：也是二进制译码器，如2-4译码器。
四、实验内容
• 3. 用74LS153扩展出八选一数据选择器（必 扩展出八选一数据选择器（ 扩展出八选一数据选择器 并设计出一个奇偶校验电路（选做） 做） ，并设计出一个奇偶校验电路（选做） 。 • 4. 用74LS153构成三变量表决器电路，并测试 构成三变量表决器电路， 构成三变量表决器电路 其逻辑功能（选做） 其逻辑功能（选做） ： 提示：先将双四选一扩展成八选一， 提示：先将双四选一扩展成八选一，然后根据 三变量表决器电路的功能表实现三变量表决器。 三变量表决器电路的功能表实现三变量表决器。
国开作业《数字电子电路》实验3集成计数器设计参考40
实验3 集成计数器设计实验报告
实验目的：
1．熟悉任意进制计数器的工作原理及其设计方法。
2．熟悉中规模集成电路计数器74LS161、74LS290的逻辑功能及使用方法
实验仪器与设备：
1．数字电路实验箱。
2．集成电路计数器74LS161两片、74LS290一片
实验原理：
1. 二进制同步加法计数器74LS161
图3-1 74LS161管脚图和逻辑功能示意图
集成芯片74LS161是由四个主从J-K触发器构成二进制同步加法计数
器，图中：D
3、D
2
、D
1
、D
为触发器输入端，Q
3
、Q
2
、Q
1
、Q
为触发器输出
端；CP时钟上升沿有效；R
D 为异步清零端，低电平有效；L
D
为同步预置
端，低电平有效；EP、ET为两个使能端，便于多片级联；RCO为输出进位端。
表3-1 二进制同步加法计数器74LS161功能表。
数电实验报告
数电实验报告实验目的：本实验旨在通过实际操作，加深对数电原理的理解，掌握数字电子技术的基本原理和方法，培养学生的动手能力和实际应用能力。
实验仪器和设备：1. 示波器。
2. 信号发生器。
3. 逻辑分析仪。
4. 电源。
5. 万用表。
6. 示教板。
7. 电路元件。
实验原理：数电实验是以数字电子技术为基础，通过实验操作来验证理论知识的正确性。
数字电子技术是一种以数字信号为工作对象，利用电子器件实现逻辑运算、数字存储、数字传输等功能的技术。
本次实验主要涉及数字逻辑电路的设计与实现，包括基本逻辑门的组合、时序逻辑电路、触发器等。
实验内容：1. 实验一，基本逻辑门的实验。
在示教板上搭建与非门、或门、与门、异或门等基本逻辑门电路，通过输入不同的逻辑信号，观察输出的变化情况，并记录实验数据。
2. 实验二，时序逻辑电路的实验。
利用触发器、计数器等元件，设计并搭建一个简单的时序逻辑电路，通过改变输入信号，验证电路的功能和正确性。
3. 实验三，逻辑分析仪的应用。
利用逻辑分析仪对实验中的数字信号进行观测和分析，掌握逻辑分析仪的使用方法，提高实验数据的准确性。
实验步骤：1. 按照实验指导书的要求，准备好实验仪器和设备，检查电路连接是否正确。
2. 依次进行各个实验内容的操作，记录实验数据和观察现象。
3. 对实验结果进行分析和总结，查找可能存在的问题并加以解决。
实验结果与分析：通过本次实验，我们成功搭建了基本逻辑门电路，观察到了不同输入信号对输出的影响，验证了逻辑门的功能和正确性。
在时序逻辑电路实验中，我们设计并搭建了一个简单的计数器电路，通过实验数据的记录和分析，验证了电路的正常工作。
逻辑分析仪的应用也使我们对数字信号的观测和分析有了更深入的了解。
实验总结：本次数电实验不仅加深了我们对数字电子技术的理解，还培养了我们的动手能力和实际应用能力。
在实验过程中，我们遇到了一些问题，但通过认真分析和思考，最终都得到了解决。
这次实验让我们深刻体会到了理论与实践相结合的重要性，也让我们对数字电子技术有了更加深入的认识。
数电实验3(组和电路设计)
R&
Y
7400-1
R &
G
7400-3
&
L
7400-4
AR
YB
GC
AR
YB
GC
表决器：输入变量A、B、C分别接三个逻辑电平输出开关 输出L接逻辑电平显示正逻辑任一位置
交通信号灯：输入变量从左到右按R、Y、G 排序 输出L接逻辑电平显示正逻辑任一位置
2、应用实验部分-故障报警 某实验室有红、黄两个故障指示灯，用来指示三台设
1234567
1A 1B 1C 1D 1Y GND
图1-8
74LS00和74LS20的内部接线图
VCC 4B 4A 4Y 3B 3A 3Y VCC 2D 2C 2B 2A 2Y
14 13 12 11 10 9 8
14 13 12 11 10 9 8
&
&
74LS00
&
&
&
74LS20 &
123 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND
三. 实验知识准备 1、 74LS00 74LS20 2、74LS153
74LS00和74LS20的管脚图
VCC 4B 4A 4Y 3B 3A 3Y
14 13 12 11 10 9 8 74LS00
1234567
1A 1B 1Y 2A 2B 2Y GND
图2-2
VCC 2D 2C
2B 2A 2Y
14 13 12 11 10 9 8 74LS20
用一片74LS00实现设计 (选做)
（1）L=AB+AC+BC
= A ·BC ·BC
中石油大学数电实验3基于QUARTUSII图形输入电路的设计
数字电子技术实验报告学院名称新能源学院专业班级学号姓名项目名称基于QUARTUSII图形输入电路的设计实验日期 2020年11月11日实验三基于QUARTUSII图形输入电路的设计一、实验目的1、通过一个简单的 3—8 译码器的设计,掌握组合逻辑电路的设计方法。
2、初步了解 QUARTUSII 原理图输入设计的全过程。
3、掌握组合逻辑电路的静态测试方法。
二、实验内容本次实验通过使用QUARTUSII软件模拟3-8译码器的工作，实验项目包括建立工程文件、建立图形设计文件、编译、管脚分配以及时序仿真。
1、列写真值表3-8 译码器三输入，八输出。
当输入信号按二进制方式的表示值为N 时，输出端标号为N 的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。
其真值表如表二-1所示2、建立工程文件（1）双击运行程序（2）选择软件中的菜单 File>New Project Wizard，新建一个工程（3）点击NEXT 进入工作目录，设定工程名。
第一个输入框为工程目录输入框，用户可以输入如 f:/eda 等工作路径来设定工程的目录（4）点击 NEXT，进入下一个设定对话框，按默认选项直接点击 NEXT 进行器件选择对话框。
这里我们以选用 CycloneⅡ系列芯片 EP2C35F484C8。
（5）按默认选项，点击 NEXT 出现新建工程以前所有的设定信息，点击 FINISH 完成新建工程的建立。
3、建立图形设计文件（1）在创建好设计工程后，选择File>NEW…菜单，出现下图所示的新建设计文件类型选择窗口。
（2）New对话框中选择Device Design Files 页下的Block Diagram/Schematic File，点击OK 按钮。
（3）设计3-8译码器，将要选择的器件符号放置在图形编辑器的工件区域，用正交节点工具将原件边接起来，定义三个输入为 A、B、C，定义八个输出为D0、D1、D2、D3、D4、D5、D6、D7。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、实验仪器和器件
• 1. 数字电路实验台一台 • 2. TTL器件：74LS153、74LS138、 74LS139、74LS00或74LS04等芯片各一片。
四、实验内容
• 1. 测试各芯片的功能：对照功能表进行。 测试各芯片的功能：对照功能表进行。 输入使用逻辑开关、 输入使用逻辑开关、输出使用发光二极管 观察。 必做） 观察。（必做） • 2. 将2-4译码器（74LS139）转换成 译 译码器（ 译码器 ）转换成3-8译 码器（必做） 码器（必做） ： （1）画出转换逻辑电路图。 ）画出转换逻辑电路图。 （2）在实验箱上连接好线路，验证设计 ）在实验箱上连接好线路， 是否正确。 是否正确。 译码器的功能表。 （3）测试出该 译码器的功能表。 ）测试出该3-8译码器的功能表
译码器、 实验三 译码器、数据选择器及 其应用
一、实验目的
• 1.熟悉集成译码器的原理、应用和测试方法。 • 2.掌握器件74LS139和74LS138的功能、使 用、功能扩展、逻辑符号。 • 3.掌握中规模集成数据选择器的逻辑功能及 测试方法。 • 4.学会用数据选择器构成组合逻辑电路的方 法和实现组合逻辑函数。
提示：
五、思考题
1.如何用数码管显示3-8译码器的输出结果。 2.利用一些基本门电路构成2-4译码器，画出连 线图。 3.举例说明编码器和译码器的用途。 4.出实验中所用的电路接线图。 • 2.记录、整理实验数据，并对其结果进行分 析。 • 3.归纳译码器、数据选择器的工作原理、特 点。 • 4.记录实验过程中存在的困难、问题，以及 相应的解决办法。 • 5.回答思考题中的各问题。
四、实验内容
• 3. 用74LS153扩展出八选一数据选择器（必 扩展出八选一数据选择器（ 扩展出八选一数据选择器 并设计出一个奇偶校验电路（选做） 做） ，并设计出一个奇偶校验电路（选做） 。 • 4. 用74LS153构成三变量表决器电路，并测试 构成三变量表决器电路， 构成三变量表决器电路 其逻辑功能（选做） 其逻辑功能（选做） ： 提示：先将双四选一扩展成八选一， 提示：先将双四选一扩展成八选一，然后根据 三变量表决器电路的功能表实现三变量表决器。 三变量表决器电路的功能表实现三变量表决器。
二、实验原理
• 1.双2-4译码器74LS139
A
• 2. 3-8译码器74LS138
二、实验原理
• （二）数据选择器 数据选择器又叫“多路开关”。其在地址 码 电位的控制下，从几个数据输入端中选择一 个并将其数据送到一个公共的输出端。
• 双四选一数据选择器74LS153
74LS153逻辑符号
二、实验原理
• （一）译码器： 译码器
译码——把二进制代码所表示的信息翻译成对 应输出的高、低电平信号的过程。 译码器多用于代码的转换、终端的数字显示、 数据分配、存储器寻址和组合控制信号等。 译码器可以分为三类：
（1）显示译码器：驱动显示器件。如：74LS248。 （2）码制变换译码器：如BCD码转换成十进制码。 （3） 变量译码器：也是二进制译码器，如2-4译码器。