数字逻辑实验报告
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字逻辑实验报告金科
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握常用数字逻辑门的功能和特性。
3. 学会使用数字逻辑电路设计简单功能电路。
4. 提高实验操作能力和分析问题、解决问题的能力。
二、实验器材1. 数字逻辑实验箱2. 逻辑门电路芯片3. 逻辑测试笔4. 连接线5. 逻辑分析仪6. 示波器三、实验原理数字逻辑是研究数字信号和数字系统的一门学科。
它主要研究数字电路的设计、分析和实现。
数字逻辑的基本元件包括逻辑门、触发器、寄存器等。
本实验主要涉及以下几种逻辑门：1. 与门（AND）：只有当所有输入端都为高电平时，输出才为高电平。
2. 或门（OR）：只要有一个输入端为高电平，输出就为高电平。
3. 非门（NOT）：输入为高电平时，输出为低电平；输入为低电平时，输出为高电平。
4. 异或门（XOR）：只有当两个输入端电平不同时，输出才为高电平。
四、实验内容1. 逻辑门功能测试（1）测试与门、或门、非门、异或门的功能。
（2）使用逻辑测试笔和逻辑门电路芯片，观察输入和输出之间的关系。
2. 组合逻辑电路设计（1）设计一个简单的组合逻辑电路，实现二进制加法功能。
（2）使用逻辑门电路芯片和连线，搭建电路。
（3）测试电路功能，验证其正确性。
3. 时序逻辑电路设计（1）设计一个简单的时序逻辑电路，实现计数功能。
（2）使用触发器、寄存器等时序逻辑元件，搭建电路。
（3）测试电路功能，验证其正确性。
五、实验步骤1. 准备工作（1）检查实验器材是否齐全，确保实验顺利进行。
（2）阅读实验指导书，了解实验原理和步骤。
2. 逻辑门功能测试（1）将逻辑门电路芯片插入实验箱。
（2）根据实验指导书，连接输入和输出端口。
（3）使用逻辑测试笔，观察输入和输出之间的关系。
3. 组合逻辑电路设计（1）根据设计要求，选择合适的逻辑门。
（2）使用连线，搭建组合逻辑电路。
（3）测试电路功能，验证其正确性。
4. 时序逻辑电路设计（1）根据设计要求，选择合适的时序逻辑元件。
数字逻辑上机实验报告
一、实验目的1. 理解数字逻辑的基本概念和基本门电路的功能。
2. 掌握组合逻辑电路和时序逻辑电路的设计方法。
3. 学会使用逻辑仿真软件进行电路设计和验证。
4. 培养动手能力和逻辑思维。
二、实验环境1. 实验软件：Multisim 14.02. 实验设备：个人计算机3. 实验工具：万用表、示波器、数字逻辑实验箱三、实验内容1. 组合逻辑电路设计（1）实验一：全加器设计实验目的：设计并验证一个全加器电路。
实验步骤：1. 打开Multisim软件，创建一个新的项目。
2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门等，搭建全加器电路。
3. 使用示波器观察输入和输出波形，验证电路功能。
实验结果：成功搭建全加器电路，输出波形符合预期。
（2）实验二：译码器设计实验目的：设计并验证一个3-8译码器电路。
实验步骤：1. 打开Multisim软件，创建一个新的项目。
2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门等，搭建3-8译码器电路。
3. 使用示波器观察输入和输出波形，验证电路功能。
实验结果：成功搭建3-8译码器电路，输出波形符合预期。
2. 时序逻辑电路设计（1）实验一：D触发器设计实验目的：设计并验证一个D触发器电路。
实验步骤：1. 打开Multisim软件，创建一个新的项目。
2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门等，搭建D触发器电路。
3. 使用示波器观察输入和输出波形，验证电路功能。
实验结果：成功搭建D触发器电路，输出波形符合预期。
（2）实验二：计数器设计实验目的：设计并验证一个4位同步加法计数器电路。
实验步骤：1. 打开Multisim软件，创建一个新的项目。
2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门、触发器等，搭建4位同步加法计数器电路。
3. 使用示波器观察输入和输出波形，验证电路功能。
实验结果：成功搭建4位同步加法计数器电路，输出波形符合预期。
四、实验结果分析1. 通过实验，掌握了组合逻辑电路和时序逻辑电路的设计方法。
数字逻辑电路实验报告
数字逻辑电路实验报告数字逻辑电路实验报告引言：数字逻辑电路是现代电子科技中的重要组成部分，它广泛应用于计算机、通信、控制系统等领域。
本实验旨在通过实际操作，加深对数字逻辑电路原理的理解，并通过实验结果验证其正确性和可靠性。
实验一：基本逻辑门的实验在本实验中，我们首先学习了数字逻辑电路的基本组成部分——逻辑门。
逻辑门是数字电路的基本构建单元，它能够根据输入信号的逻辑关系，产生相应的输出信号。
我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。
以与门为例，当且仅当所有输入信号都为高电平时，与门的输出信号才为高电平。
实验中，我们通过连接开关和LED灯，观察了与门的输出变化。
实验结果与预期相符，验证了与门的正确性。
实验二：多位加法器的设计与实验在本实验中，我们学习了多位加法器的设计和实现。
多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。
我们通过实验设计了一个4位全加器，它能够对两个4位二进制数进行相加，并给出正确的进位和和结果。
实验中，我们使用逻辑门和触发器等元件，按照电路图进行布线和连接。
通过输入不同的二进制数，观察了加法器的输出结果。
实验结果表明，多位加法器能够正确地进行二进制数相加，验证了其可靠性。
实验三：时序电路的实验在本实验中，我们学习了时序电路的设计和实验。
时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。
我们通过实验设计了一个简单的时序电路，它能够产生一个周期性的脉冲信号。
实验中，我们使用计数器和触发器等元件，按照电路图进行布线和连接。
通过改变计数器的计数值，观察了脉冲信号的频率和周期。
实验结果表明，时序电路能够按照设计要求产生周期性的脉冲信号，验证了其正确性。
实验四：存储器的设计与实验在本实验中，我们学习了存储器的设计和实现。
存储器是一种能够存储和读取数据的数字逻辑电路，它在计算机系统中起到重要的作用。
我们通过实验设计了一个简单的存储器，它能够存储和读取一个4位二进制数。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。
实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。
通过对二进制数的逐位相加，我们可以得到正确的结果。
首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。
最后，将得到的结果输出。
实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小，并输出比较结果。
通过使用数字比较器，我们可以实现各种判断和选择的功能。
比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。
实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。
比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。
实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。
比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。
实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。
实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。
在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。
本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。
实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。
在本实验中，我们设计了一个4位全加器电路。
通过逻辑门的组合，实现了对两个4位二进制数的加法运算。
实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。
在本实验中，我们设计了一个4位2选1多路选择器电路。
通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。
实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。
实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。
在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。
通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。
实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。
实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。
在本实验中，我们设计了一个4位二进制计数器电路。
通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。
实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。
结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。
通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。
数字逻辑实验报告代码
实验名称：数字逻辑基础实验实验目的：1. 理解并掌握基本的数字逻辑门电路及其功能。
2. 学习使用数字逻辑门电路设计简单的组合逻辑电路。
3. 掌握数字逻辑电路的仿真方法。
实验器材：1. 数字逻辑实验箱2. 仿真软件（如Multisim）实验内容：一、实验一：基本逻辑门电路测试1. 实验原理基本逻辑门电路是数字逻辑电路的基础，包括与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）等。
本实验通过测试这些基本逻辑门电路，验证其功能。
2. 实验步骤（1）按照实验箱说明书连接电路。
（2）使用开关模拟输入信号，观察输出结果。
（3）分别测试与门、或门、非门、异或门的功能。
3. 实验结果与门：输入均为高电平时，输出为高电平；否则，输出为低电平。
或门：输入至少有一个高电平时，输出为高电平；否则，输出为低电平。
非门：输入为高电平时，输出为低电平；输入为低电平时，输出为高电平。
异或门：输入不同时，输出为高电平；输入相同时，输出为低电平。
二、实验二：组合逻辑电路设计1. 实验原理组合逻辑电路是由基本逻辑门电路组合而成的电路，其输出仅与当前的输入有关，而与电路历史状态无关。
2. 实验步骤（1）设计一个4位二进制加法器。
（2）使用基本逻辑门电路搭建电路。
（3）测试电路功能。
3. 实验结果设计了一个4位二进制加法器，其功能正常。
三、实验三：数字逻辑电路仿真1. 实验原理数字逻辑电路仿真是一种利用计算机软件模拟实际电路的方法，可以直观地观察电路的输入输出关系。
2. 实验步骤（1）打开仿真软件，创建一个新的项目。
（2）根据实验要求，使用基本逻辑门电路搭建电路。
（3）设置输入信号，观察输出结果。
（4）调整电路参数，观察输出变化。
3. 实验结果使用仿真软件成功搭建了实验二中的4位二进制加法器电路，并验证了其功能。
实验总结：通过本次数字逻辑实验，我们对基本逻辑门电路及其功能有了更深入的了解。
同时，我们学会了使用基本逻辑门电路设计简单的组合逻辑电路，并掌握了数字逻辑电路的仿真方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑实验报告姓名：任凯学号：139074018班级：计131实验一 3-8 译码器设计（原理图设计输入）（本实验将详细介绍Altera 公司MAX+PlusⅡ软件的基本应用）一、实验目的1. 通过一个简单的3-8 译码器的设计，让学生掌握用原理图描述组合逻辑电路的设计方法。
2. 掌握组合逻辑电路的软件仿真方法。
3. 初步了解可编程器件设计的全过程。
二、实验步骤1. 设计输入1.1 启动MAX+PlusⅡ软件包，选择File/New 菜单，弹出设计输入选择窗口，如下图1.1 所示:1.2 选择Graphic Editor File，单击“ OK”按钮，打开原理图编辑器，进入原理图设计输入电路编辑状态。
如下图1.2 所示:1.3 设计的输入1 ）放置一个器件在原理图上a. 在原理图的空白处双击鼠标左键（或者单击右键选择Symbol/Enter Symbol 快捷菜单），弹出图1.3 所示对话框。
b. 在Symbol Name 框中输入元件名称或用鼠标在元件库中选取所需元件，按下“OK”按钮即可。
c. 对于相同的元件，只要按住Ctrl 键的同时拖动鼠标即可进行复制；也可采用复制/粘贴的方法进行复制。
d. 一个完整的电路应包括：输入端口INPUT、电路元器件的集合、输出端口OUTPUT。
e. 图1.4为3-8 译码器元件的安放结果。
图 1.42）在器件的管脚上添加连线把鼠标移到元件引脚附近，鼠标指针由箭头变为十字，按住鼠标左键拖动即可画出连线。
图1.5 为3-8 译码器原理图。
图1.53）标记输入/输出端口属性双击输入/输出端口的“PIN_NAME”，变成黑色时输入标记符并回车确认。
本译码器将三个输入端标记为A、B、C，输出端标记为D0~D7。
标记输入/输出端口后的3-8 译码器原理图如图1.6 所示。
图1.64）保存原理图对于新建文件，单击保存按钮会出现“Save As（另存为）”对话框，此时可选择（或输入）保存路径和文件名称。
原理图的文件扩展名为“*.gdf”。
5）设置为当前文件点击 File/Project/Set Project to Current File 可将当前编辑的文件设置为当前文件。
当打开了几个项目文件时，这个步骤非常重要，否则将会出错。
* 初学者一定要注意这一步骤。
至此，已经完成了一个电路的原理图设计输入的整个过程。
2. 电路的编译与适配2.1 选择芯片型号点击Assign/Device 菜单选择当前项目文件欲设计实现的实际芯片来进行编译适配。
本例选择EPLD EPF10K10LC84-4 来实现，如图2.1 所示。
图2.1如果不选择适配芯片，开发软件将自动把所有适合本电路的芯片一一进行编译适配，将会耗费大量时间。
2.2 编译适配点击MAX+PlusⅡ/Compiler 菜单，按下弹出窗口（图 2.2）中的Start按钮开始进行编译，生成下载文件。
如果编译前选择的芯片是CPLD，则生成的下载文件为“*.pof”文件（编程目标文件）；如果选择的芯片是FPGA，则生成“*.sof”文件（SRAM 配置目标文件）。
这个文件用于硬件下载编程时调用。
同时还生成一个“*.rpt”报告文件，用于详细查看编译结果。
如果编译时出现错误，则要修改设计后重新编译。
图2.2如果设计的电路顺利地通过了编译，当电路不复杂的情况下，就可以对芯片进行编程下载，直到实现所设计的硬件电路，至此，已经完成了一个EDA 的设计与实现的全过程。
如果电路足够复杂，就要进行仿真。
图2.33. 电路仿真与时序分析MAX+PlusⅡ支持电路的功能仿真（前仿真）和时序仿真（后仿真）。
众所周知，开发人员在进行电路设计时，非常希望借助比较先进、高效的仿真工具来节省设计过程的时间和成本。
因此，EDA 工具提供的强大的（在线）仿真功能迅速得到了电子工程设计人员的青睐，这也是当今EDA（CPLD/FPGA）技术非常火爆的原因之一。
下面通过本实验来介绍MAX+PlusⅡ仿真功能的基本应用。
3.1 添加仿真激励信号波形1 ）启动MAX+PlusⅡ/Waveform Editor 菜单，进入波形编辑窗口，如图3.1 所示。
图3.12）将鼠标指针移到空白处，单击鼠标右键，选择快捷菜单中的“ Enter Nodes from SNF…”并按鼠标左键确认，出现图3.2 所示的对话框。
图3.23）单击“ List”和“=>”按钮，选择欲仿真的I/O 管脚。
4）单击“ OK”按钮，列出仿真电路的输入、输出管脚图如图3.3 所示。
在本列中，3-8 译码器的输出为灰色，表示未仿真前其输出是未知的。
图3.35）调整管脚顺序，以符合常规习惯。
调整时只需选中某一管脚并按住鼠标左键将其拖到相应位置即可完成。
如图3.4。
图3.46）准备为电路输入端口添加激励波形。
选中欲添加信号的管脚，窗口左边的信号源即刻变成可操作状态，这是就可以根据实际电路要求选择信号源种类。
本例电路中，选择时钟信号就可以满足仿真要求。
7）选择仿真时间。
仿真时间长短由电路实际要求确定。
点击“File/End Time…”菜单，本实验选择软件默认时间1us 就能观察到3-8 译码器的8 个输出状态。
8）为A、B、C 三个端口添加输入信号。
先选中A 输入端，然后再点击窗口左边的时钟信号源图标添加激励波形，出现图3.5 所示的对话框。
图3.5本例中，选择初始电平为“0”，时钟周期倍数为“ 1 ”，按下“OK”按钮确认。
这时已为输入端A 添加了完整的激励信号，点击全屏显示按钮后如图3.6 所示。
图3.6根据电路要求编辑另外两路输入端口的激励信号波形。
本实验中，假设3-8 译码器的A、B、C 三路输入信号的频率分别为1 、2、4 倍关系，则译码输出顺序就符合常规的观察习惯。
按上述方法，为B、C 两路输入端口添加激励波形后，点击全屏显示按钮后如图 3.7 所示。
9）保存激励信号编辑结果。
使用File/Save 或关闭当前波形编辑窗口均会出现图3.8 所示的对话框，单击“OK”按钮保存激励信号波形。
图3.8* 注意不要随意改动文件名（仿真波形文件应与设计文件同名，仅扩展名不同）。
3.2 电路仿真电路仿真分为功能仿真（前仿真）和时序仿真（后仿真），而时序仿真覆盖了功能仿真，故本实验直接使用时序仿真。
1 ）点击“MAX+PlusⅡ/Simulator”菜单，弹出图3.9 所示的对话框。
图3.92）确定仿真时间。
End Time 为“ 1”的整数倍。
如果在添加激励信号时未设置结束时间，则此时仿真窗口中的“EndTime”参数就不能修改。
本例中，使用默认时间，单击“Start”按钮开始仿真。
如果出现错误，一般是激励信号添加有误，查找并修正错误后重新仿真。
本例无错误，出现图3.10 的提示。
图3.103）观察仿真结果。
单击激励输出波形文件“ ”按钮，波形如图3.11 所示。
图3.114）从上图可见，所设计的3-8 译码器顺利的通过了仿真，设计完全正确。
下面将上图放大，仔细观察一下电路的时序。
在窗口空白处单击鼠标左键，出现测量标尺，然后将标尺拖至欲测量的地方，查看延时情况。
4. 管脚的重新分配与定位启动MAX+PlusⅡ/Floorplan Editor 菜单，出现如图4.1 所示的芯片管脚自动分配画面（在芯片的空白处双击鼠标，可在芯片和芯片的内部逻辑块之间切换）。
*注意：不要在芯片的内部逻辑视图下进行管脚分配。
图4.1Floorplan Editor 显示的是该设计项目的管脚分配图，它是由软件自动分配的。
用户可以随意改变管脚分配，以方便与所设计的外设电路进行匹配。
管脚编辑过程如下：4.1 按下窗口左边的手动分配图标所有管脚将会出现在窗口中，如图4.2 所示。
图4.24.2 用鼠标按住某输入/输出端口，并拖到下面芯片的某一管脚上，便可完成一个管脚的重新分配。
注意：芯片上有一些特定功能的管脚，进行管脚编辑时，不要对这些管脚进行分配。
另外，在芯片器件选择中，如果选的是auto，则不允许对管脚进行在分配。
当对管脚进行二次调整以后，一定要再编译一次，否则程序下载以后，其管脚功能还是为当初的自动分配状态。
5. 器件的下载编程与硬件实现5.1 实验箱电路板上的连线用三位拨码开关代表译码器的输入A、B、C，将其分别与EPF10K10芯片的对应管脚相连。
用LED 灯来表示译码器的输出，将D0……D7 对应的管脚分配与8 只LED 相连。
5.2 器件的编程下载1 ）启动MAX+PlusⅡ/Programmer 菜单。
如果是第一次启用，将会出现填写硬件类型对话框，请选择“byte blaster”并按下“OK”按钮确认即可。
此后，如果需要修改硬件类型，可以在打开MAX+PlusⅡ/Programmer菜单，选择Options/Hardware Setup 菜单。
2）选中主菜单下的JTAG/Multi-Device JTAG Chain 菜单项（第一次启用可能会出现问话框，视实际情况回答确认）。
3）启动JTAG/Multi-Device JTAG Chain Setup…菜单项，出现图4.3 的对话框图4.34）按下“Select Programming File…”按钮，选择要下载的“.sof”文件，然后按“Add”按钮将其加到文件列表中，如图 4.4 所示。
5）选择完下载文件后，单击“OK”按钮，出现图4.5 所示的下载编程界面图4.56）单击“ Configure”按钮，进行下载编程。
如果不能正确下载，请点击图4.4 的“Detect JTAG Chain Info”按钮进行JTAG 测试，查找原因。
直到完成下载，按“OK”键退出。
[注]检查点提示：电路是否已经通过软件仿真？管脚二次分配后有没有重新编译？是否已加电？下载电缆是否用错？硬件类型设置是否正确？ CPLD/ISP 切换开关是否正确？ JTAG 接口有无插反？至此，已完成了可编程器件的从设计到下载实现的整个过程。
MAX+PlusⅡ更多的功能请参考相关资料。
7）结合电路功能，在实验箱上观察设计实现的结果。
三、实验报告1、填写下表（填灯亮(L)或灭(M)）2、结合本次实验，简述原理图输入法设计组合电路的步骤。
（1）仔细分析设计要求,确定输入、输出变量：在本次试验中，需要有三个变量的输入，而输出则是八位；（2）根据输入输出之间的因果关系,列出输入输出对应关系表,即真值表：将上一步骤的输入输出量进行抽象，对输入和输出变量赋予0、1值,作出真值表；（3）根据真值表填卡诺图,写输出逻辑函数表达式的适当形式，即函数表达式；（4）根据所得到的函数表达式画出逻辑电路图，完成最终实验要求；3、时序仿真波形中，输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？（1）如上图所示，在输入信号进入之后，输出信号会有短暂的滞后，并不能同步变化；（2）解释：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。