第3章 89C51单片机 硬件结构和原理 89C51是Atmel公司在8051基础上发展的8位单片机。介绍它的硬件
89C51单片机硬件结构和原理
目 录第一章 微机基础知识 第 章 89C51单片机的结构和原理 单片机的结构和原理 第 章 89C51指 系统 指 第四章 汇编语言程序 计知识 第五章 中断系统 第六章 定时器及应用 第七章 89C51串行口及通信技术 串行口及通信技术 第八章 单片机小系统片外扩展 附录A 89C51指 系统表 附录 指 参考资料第2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8章 MCS-51单片机的结构和原理 单片机的结构和原理MCS-51单片机的结构 单片机的结构 MCS-51单片机引脚及 单片机引脚及 89C51 储器配置 能CPU时时序 时时序 复 及复 电路 89C51单片机的 单片机的 输出/输入端口结构 输出 输入端口结构 思考题 题 耗工 方式MCS-5令单片机的结构 该.令 MCS-5令单片机的结构该.令.令 MCS-5令单片机概述 MCS-5令单片机 单片机概 MCS-5令单片机内部结构 该.令.该 MCS-5令单片机内部结构MCS-5令单片机概述 该.令.令 MCS-5令单片机概述一组成MCS-51系列单片机简介 系列单片机简 系列单片机89C51单片机结构框图 如图 所示 单片机结构框图 如图2-1所示外部时钟源 外部 件计数振荡器和时序 OSC程序 储器 4KBROM数据 储器 256B RAM/SFR2×16 × 定时器/计数器 定时器 计数器89C51 CPU 64KB 总线 扩展控制器可编程I/O 可编程可编程全双工 串行口内中断 外中断 控制 并行口 串行通信2.1.180C51系列简介 80C51系列简介MCS-51系列 一 MCS-51系列 是Intel公司生产的一个单片 1 MCS-51是Intel公司生产的一个单片 机系列名称 属于这一系列的单片机有多 种，如 ﹡8051/8751/8031 ﹡8052/8752/8032 ﹡80C51/87C51/80C31 ﹡80C52/87C52/80C32等 等2系列生产工艺有两种一是HMOS工艺 高密度短沟道 工艺 高密度短沟道MOS工 一是 工 是CHMOS工艺 互补金属氧化物 艺 是 工艺 的HMOS工艺 工艺 CHMOS是 CMOS和 HMOS的结合 既保 是 和 的结合 持了HMOS高速度和高密度的特点 持了 高速度和高密度的特点 有 CMOS的 的 耗的特点 在产品型号中凡带有母 “ C” 的 即CHMOS 芯 片TTL电平兼容 电平兼容 又CHMOS芯片的电平既 芯片的电平既 CMOS电平兼容 电平兼容3 在 能 和增 型两大类系列单片机有基本型基本型 8051/8751/8031 80C51/87C51/80C31 增 型 8052/8752/8032 80C52/87C52/80C324 在片内程序 储器的配置 系列单片机有 种形式 即掩膜 ROM EPROM 和 ROMLess( 无 片 内 储器) 程序 储器 如 节的掩膜ROM ﹡80C51有4K 节的掩膜 有 节的EPROM 有 ﹡87C51有4K 节的 ﹡80C31在芯片内无程序 储器 在芯片内无程序80C5令型产品资源配置单片机的要能·8 CPU ·4kbytes 程序 储器 储器(ROM) (52 8K) ·256bytes的数据 储器 的数据 储器(RAM) 52有384bytes的RAM 有 的 ·32条I/O口线 条 口线 ·111条指 条指 大部分 单 节指 ·21个专用寄 器 个专用寄定时/计数器 ● 2个可编程定时 计数器 个可编程定时● 5个中断源 个中断源2个优先级 个优先级52有6个 有 个 ●一个全双工串行通信口 ●外部数据 储器寻址空间 ●外部程序 储器寻址空间 ●逻辑操 寻址 能 双列直插40PinDIP封装 ●双列直插 封装 单一+5V电源供电 ●单一 电源供电64kB 64kB●5个中断源的中断控制系统 个中断源的中断控制系统 个全双工UART 通用异步接收发 个全双工 ●1个全双工 的串行I/O口 送器 的串行 口 用于实现单片 机之间或单片机 微机之间的串行 通信 ●片内振荡器和时钟产生电路 石英 晶体和微调电容需要外接◆ CPU 由运算和控制逻辑组成 时 包括 中断系统和部分外部特殊 能寄 器 ◆ RAM 用 放可 读写的数据 如运算的 中间结果 最终结果 及欲显示的数据 ◆ ROM 用 放程序 一些原始数据和表格 并行I/O口 ◆ I/O口 四个 口 四个8 并行 口 既可用 输入 可用 输出 两个定时/记数器 ◆ T/C 两个定时 记数器 既可 工 在定时模 式 可 工 在记数模式2.1.2 MCS-51单片机内部结构 单片机内部结构一 结构图 结构组成一 结构图●由 中央处理单元 CPU 储器 ROM及RAM 和I/O接口组成 接口组成 及 接口 ● MCS-51单片机内部结构如 图2-2 MCS-51单片机内部结构如 所示89C5令单片机内部 89C5令单片机内部 结构图RAM地 地 址寄 器 128B RAMP0.0-P0.7 P0驱 器 驱P2.0-P2.7P2驱 器 驱P0锁 器 锁P2锁 器 锁4KB Flash ROM程序地址 寄 器 B寄 器 寄 器1 暂 器 器2 暂 器 ACC SP 缓冲器 ALU 中断 串行口和定时器 PSEN ALE EA RST 定 时 控 制 指 译 码 器 OSC XTAL1 XTAL2 指 PSW 寄 器 P1锁 器 锁 P1驱 器 驱 P1.0-P1.7 P3锁 器 锁 P3驱 器 驱 P3.0-P3.7 PC DPTR PC增1 增结构组成一 中央处理单元 储器 I/O接口 接口 CPU一● 1 ● 2中央处理单元 CPU运算器 控制器11 2 3 4 5 6运算器8 的 的ALU 8 累 器 器ACC A 8 程序状态寄 器 器PSW 8 寄 器 器B 布尔处理器 2个8 暂 器 个1 运算器令 8 的 的AL栈AL栈AL栈●可对可对44 8 令6令6 数据进行操 数据进行操 数据进行操1 运算器2 8 累 器ACC A它 常 一个运算数 暂 器该它 常 一个运算数 暂 器该进入进入AL栈AL栈的输入端的输入端 另一个来自暂 器 另一个来自暂 器令令的运算数进行运算数进行运算 运算结果又送回运算结果又送回ACC ACC ACC1 运算器3 8 程序状态寄 器PSW指示指 执行 的状态信息供程序查询和判别用和判别用1 运算器4 8 寄 器B在乘除运算时在乘除运算时 用来 放一个操 数 用来 放运算 的一部分结果数 用来 放运算 的一部分结果 如 能做乘除运算时如 能做乘除运算时 通用寄 器1 运算器布尔处理器5 布尔处理器中PS上中专门用于处理 操 的 PS上专门用于处理 操 的的C 累 器累 器1 运算器暂 器6 2个8 暂 器的两个入口处 AL栈的两个入口处AL栈的两个入口处1 程序计数器PC 16 ●由两个由两个88 计数器 计数器PC寻PC寻PC寻 PCL PCL组成组成组成 ●PC PC是程序的 节地址计数器是程序的 节地址计数器是程序的 节地址计数器，，PC PC内容 将要执行的指 地址内容 将要执行的指 地址内容 将要执行的指 地址 ●改变改变PC PC PC内容内容内容，，改变执行的流向改变执行的流向 ●PC PC可可对64KB 64KB的的ROM ROM直接 址直接 址，也可对可对89C5令89C5令89C5令片内片内片内RAM RAM RAM 址 址2 指 寄 器IR 及指 译码器ID ●由PC PC中的内容指定中的内容指定中的内容指定ROM ROM ROM地址地址，取出来的指 指 寄 器 指 寄 器导R 导R 导R送至送至送至导D 导D ，由导D 对指 译码产生一定序列的控制信号， 执行指 所规定的操作 执行指 所规定的操作3 振荡器和定时电路●89C51单片机片内有振荡电路单片机片内有振荡电路，，只需外接石英晶体和频率微调电容 2个30pF 右 右 ， ， ，其频率范围 其频率范围1.2MHz~24MHz 该信号作 89C51 作的基本节拍即时间的最小单 时间的最小单储器储器程序 储器 ROM 1 程序 储器数据 储器 RAM 2 数据 储器1 程序 储器程序 储器 ROM开始◆地址从0000H开始◆用于 放程序和表格常数用于 放程序和表格常数2 数据 储器数据 储器 RAM ◆片外64kB 0000H ～FFFFH 片内片内256 节 0000H ～00FFH◆ 中00H ～7FH 用于 放运算的中间结果用于 放运算的中间结果 数据暂 及数据缓冲等数据暂 及数据缓冲等 ◆ 128B 的RAM 中有32个 节单元可指定 工 寄 器个 节单元可指定 工 寄 器 ◆片内 有21个特殊 能寄 器个特殊 能寄 器 SFR 它它们 128 节RAM 统一编址统一编址 地址 80H ～FFH 面 细介绍 面 细介绍I/O 接口◆89C5令89C5令有四个有四个有四个88 并行 并行导/O 导/O 导/O接口接口接口P0P0～P左P左 ◆它们都是它们都是((准) 向端口 向端口，， 个端口各有8各有8条导/O 导/O线线◆P0P0--P左P左口四个锁 器同口四个锁 器同口四个锁 器同RAM RAM RAM统一编址统一编址统一编址，，可作 可作 SFR SFR SFR来 址来 址来 址2.2MCS-51单片机引脚及 能2.2.1 MCS-51单片机引脚2.2.2 MCS-51单片机引脚 能2.2.189C51单片机引脚所示89C5令单片机引脚如•89C5令单片机引脚如图该-详所示单片机引脚图89C5189C51单片机引脚图2.2.2 89C51单片机引脚 能电源引脚 Vcc和Vss•一 电源引脚时钟电路引脚 XTAL1和XTAL2• 时钟电路引脚• 控制信号引脚RST ALE PSEN和EA •四 I/O端口P0 P1 P2和P3一 电源引脚Vcc和Vss电源引脚•令．三cc(40脚) 电源端， +5三 •工．三ss(工0脚) 接地端 图该-详时钟电路引脚时钟电路引脚 XTAL1和XTAL2•XTAL2 18脚 接外部晶体和微调电容的一端容的一端 在89C51 片内它是振荡电路 向放大器的输出端 向放大器的输出端，，振荡电路的频率就是晶体固有频率就是晶体固有频率 若需采用外部时钟电路时电路时，，该引脚悬空该引脚悬空 89C51/8031 常 作时 作时，，该引脚应有脉冲信号输出该引脚应有脉冲信号输出•XTAL1 令9令9脚脚 接外部晶体和微调电容的另一端 时钟电路引脚时钟电路引脚 XTAL1和XTAL2容的另一端 在片内它是振荡电路 向放大器的输入端放大器的输入端，，在采用外部时钟时在采用外部时钟时，，该引脚输入外部时钟脉冲该引脚输入外部时钟脉冲控制信号引脚控制信号引脚RST ALE PSEN 和EA•RS标/三PD 9脚RST RST 复 信号输入端复 信号输入端，，高电平有效高电平有效 当 输入端保持两个机器周期的高电平时，就可 完成复 操作就可 完成复 操作•RS标/三PD 9脚三 控制信号引脚控制信号引脚RST ALE PSEN 和EAPD RST RST引脚的第二功能引脚的第二功能引脚的第二功能，，备用电源输入端入端 当 电源当 电源三cc 三cc 三cc 发生故障发生故障发生故障，，降 到 电平规定值时到 电平规定值时，，将+5三+5三电源自动接电源自动接入该引脚入该引脚，， RAM RAM提供备用电源提供备用电源提供备用电源，， 保证RAM RAM中的信息不丢失中的信息不丢失中的信息不丢失，，使得复 后能继续 常运行继续 常运行•ALE/PROG ALE/PROG 详0详0脚脚ALE 控制信号引脚控制信号引脚RST ALE PSEN 和EAALE 地址锁 允许信号端地址锁 允许信号端 常 作时，该引脚 振荡频率的该引脚 振荡频率的令/6令/6令/6固定输出固定输出 脉冲 脉冲 CPU CPU访问片外 储器时访问片外 储器时访问片外 储器时，，该引脚输出信号作 锁 脚输出信号作 锁 88 地址的控制信号信号 它的负载能力 它的负载能力 88个LS LS型型TTL TTL负负载•ALE/PROG ALE/PROG 详0详0脚脚PROG 控制信号引脚控制信号引脚RST ALE PSEN 和EAPROG 是对片内带有是对片内带有4KB EPROM 4KB EPROM 4KB EPROM的的875令编程写入时的编程脉冲输入端编程写入时的编程脉冲输入端•PSEN 29脚控制信号引脚控制信号引脚RST ALE PSEN 和EA▲程序 储器允许信号输出端程序 储器允许信号输出端▲在访问片外ROM 时，定时输出负脉冲作 读片外作 读片外ROM ROM ROM的选通信号的选通信号的选通信号，，接片外ROM 的OE 端▲它的负载能力 它的负载能力 88个LS 型标标L 负载负载•EA/V pp 31脚EA 外部程序 储器地址允许输入端外部程序 储器地址允许输入端 控制信号引脚控制信号引脚RST ALE PSEN 和EA当该引脚接高电平时当该引脚接高电平时，，CPU 访问片内EPROM/ROM 并执行片内程序 储器中的指 ，但当PC 值超过0FFFH 片内ROM 4KB 时，将自动转向执行片外ROM 中的程序中的程序 当该引脚接 电平时当该引脚接 电平时，，CPU 只访问片外EPROM/ROM 并执行外部程序 储器中的程序•EA/V pp 31脚 三 控制信号引脚控制信号引脚RST ALE PSEN 和EA pp 对875令875令片内片内EPROM 固化编程时固化编程时，，编程电压输入端编程电压输入端 令工令工--工令三工令三四 I/O I/O端口端口端口P0P0P0 P令P令 P该P该和和P详•令 准双向•该 P0P0口口•详 P 令口•4 P 该口•5 P 详口1 准双向当导/O 导/O口作 输入时口作 输入时口作 输入时，，应先向 口锁 器写入全令锁 器写入全令， 时该口引脚浮空浮空，，可作高阻抗输入可作高阻抗输入。
89C51单片机硬件结构和原理
返回
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
§2.2.2 89C51单片机引脚功能
01:28
返回
单片机原理及接口技术
§2.2.1 89C51单片机引脚
P22图2-3：是89C51/LV51的引脚结构图， 有双列直插封装(DIP)方式和方形封装方式。
01:28
返回
单片机原理及接口技术
89C51单片机还有一种低电压的型号，即89LV51，除 了电压范围有区别之外，其余特性与89C51完全一致。 • 89C51/LV51是一种低功耗/低电压、高性能的8位单片 机。它采用了CMOS工艺和高密度非易失性存储器 （NURAM）技术，而且其输出引脚和指令系统都与 MCS51兼容；片内的Flash ROM允许在系统内改编程 序或用常规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合理的 单片机，可方便地应用在各种控制领域。
01:28
返回
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： RST：复位信号输入端，高电平有效。当此
输入端保持两个机器周期的高电平时，就
可以完成复位操作。
单片机原理及接口技术
01:28
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： VPD ：RST引脚的第二功能，备用电源输入 端。当主电源Vcc 发生故障，降低到低电 平规定值时，将+5V电源自动接入该引脚， 为RAM提供备用电源，以保证RAM中的信息 不丢失，使得复位后能继续正常运行。
AT89C51单片机的基本结构和工作原理
AT89C51单片机的基本结构和工作原理AT89C51是一种低功耗、高性能的8位单片机，由美国公司Intel （现已被英特尔收购）开发。
它采用CMOS技术制造，在各种工业、汽车和家用电器等领域广泛应用。
AT89C51的基本结构和工作原理如下：一、基本结构：1.中央处理单元（CPU）：中央处理单元是AT89C51单片机的控制中心，负责执行程序指令、算术运算和逻辑操作等。
它包括一个8位的累加寄存器ACC、一个8位的指令寄存器IR和一个8位的程序计数器PC。
2.存储器：AT89C51单片机包括4KB的内部闪存ROM用于存储程序代码，并具有可擦写和可编程的特性。
此外，还有128字节的RAM用于存储各种变量和中间结果。
3.输入输出端口（IO）：AT89C51单片机有四个8位的IO口（P0、P1、P2和P3），可分别用作输入和输出。
每个IO口都可以设置为输入或输出模式，并且可以具有内部上拉电阻。
4. 定时器/计数器：AT89C51单片机包含两个定时器/计数器（Timer 0和Timer 1），用于产生定时和延时功能。
这两个定时器/计数器都可以工作在8位或16位模式下，并可以设置为定时、计数和波形发生器等不同功能。
5.串行数据通信接口（控制模式）：AT89C51单片机具有一个可编程的串行数据通信接口，支持全双工和半双工模式。
它可以与其他外部设备如传感器、LCD显示器和电脑等进行通信。
二、工作原理：1.程序执行过程：首先，AT89C51单片机将程序代码从ROM存储器中读取到指令寄存器IR中。
然后，指令寄存器将指令传输给中央处理单元CPU。
CPU根据指令类型执行不同的操作，如算术运算、逻辑判断、数据读写等。
执行完一条指令后，程序计数器PC将自动递增，指向下一条指令的地址，继续执行。
2.IO交互：AT89C51单片机的IO口可以用作输入和输出。
在输入模式下，IO口可以接收来自外部设备的信号，并传输给中央处理单元CPU。
89C51单片机的结构及原理解析
第二节主要组成
CPU的结构 存储器 I/O口的口结构
CPU的结构
CPU是单片机的核心部分。 功能：读取指令，分析指令，产生控制信号控制数据的传 送，对输入数据进行算术逻辑运算以及位操作等操作。 构成： 1、运算器 2、控制器
1、运算器
运算器：算术逻辑单元ALU 、累加器ACC 、暂存器TMP1 和TMP2 、程序状态字寄存器PSW （Program Status Word） 、BCD码运算调整电路和布尔处理器等。为了提 高数据处理和位操作能力，片内还增加了一个通用寄存器B 和一些专用寄存器。
PSW中的进位位C可以作为位累加器使用，整个位操作系 统构成了一个布尔处理器。
算术逻辑单元ALU
算术逻辑单元是由加法器和逻辑电路组成，主要完成二进 制数的四则运算，以及布尔代数的逻辑运算。 通过对运算结果的判断，决定程序状态字PSW的相关状态 标志位的变化。
累加器ACC
ACC是一个8位累加器，通过暂存器和算术逻辑单元相连。 ACC是CPU中最繁忙的寄存器。 在指令系统中， A作为累加器的助记符。 累加器ACC可以按位来操作，如果按位操作，必须写成
ACC.0、ACC.1，一直到ACC.7，而不能A.0、A.1到A.7。 PUSH ACC, POP ACC
程序状态字PSW
程序状态字PSW是8位寄存器，7位有效： 用作程序运行的状态标志，如算术运算、逻辑运算或移
位操作时，如果结果会影响到标志位的时候，PSW相关 位就会做出相应反应，进行清零或置1。 其中有两位用作工作寄存器选择位。 PSW字节地址是D0H。
3、管脚分配
P1口 P1口它是一个内部带上拉电阻的8位准双向I/O口，每位
可以驱动4个LS型的TTL负载。 P1口是用户随意使用的端口。
AT89C51单片机结构和原理
AT89C51单片机结构和原理一、结构1.CPUAT89C51采用了MCS-51指令集架构。
它拥有一个8位的累加器(A)和一个8位的状态字寄存器（PSW），以及一组8位的通用寄存器（R0～R7）。
它还包含若干片内部特殊功能寄存器（SFR），用于控制和通信。
2.存储器（1）程序存储器：程序存储器用于存储用户编写的程序代码，它的容量为64KB，可以存储16位的指令。
程序存储器采用闪存技术，可擦写和重新编程。
（2）数据存储器：数据存储器用于存储程序运行中的各种数据，包括RAM和ROM两种类型。
- RAM(Random Access Memory)：AT89C51具有128字节的RAM空间，用于存储临时变量和数据。
- ROM(Read Only Memory)：AT89C51拥有4KB的ROM空间，用于存储常量和只读数据。
3.计时/计数器4.I/O口二、原理1.时钟2.中断AT89C51单片机支持两种类型的中断：外部中断和定时器/计数器中断。
外部中断可以由外部设备触发，如按键等；定时器/计数器中断可以由定时器溢出或计数到达指定值时触发。
中断允许在程序执行的任何时候跳转到一个中断服务程序并执行完后返回。
3.I/O口4.程序执行（1）取指令：CPU从程序存储器中读取指令，并将其存储在指令寄存器IR中。
（2）译码：CPU根据IR中的指令，识别出需要执行的操作，并将该操作传递给相应的功能单元。
（3）执行：根据译码结果，通过ALU（算术逻辑单元）对数据进行运算和逻辑操作。
（4）更新：将执行结果存储在目标寄存器或内存中，并更新状态字寄存器PSW。
总结：AT89C51单片机是一种经典的8位单片机，它的结构主要包括CPU、存储器、计时/计数器和I/O口。
它采用闪存技术的程序存储器、RAM和ROM的数据存储器，具有时钟、中断、I/O口和程序执行的原理。
AT89C51单片机广泛应用于各种嵌入式系统中，具有强大的功能和灵活的扩展性。
89C51单片机硬件结构与基本原理
1. 89C51单片机结构框图
Flash ROM
bus
89C51
89C5189C51单片机硬件结构和 基本的原理
8位CPU
256字节RAM
4KB Flash ROM
4个8位I/O口
2个定时/计数器
5个中断源
1个全双工串行口
片内振荡器和时钟 产生电路（最高允 许振荡频率为 24MHz）
EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号
振荡器及时钟电路：提供片内时钟
89C51单片机硬件结构和 基本的原理
2.2 89C51单片机的引脚及功能
89C51单片机硬件结构和 基本的原理
MCS-51单片机信号引脚简介
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
89C51单片机硬件结构和 基本的原理
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
STC89C51单片机硬件结构资料
0023H —— 串口中断入口
( 002BH —— T2溢出中断入口 )
三、内部数据存储器
物理上分为两大区域：00H ~ 7FH即128B内RAM区
7FH
80H ~ FFH即SFR区。
用户RAM区
数据缓冲区、堆栈区、工作 单元
2FH / 30H
位寻址区 （位地址00H ~ 7FH ）
1FH / 20H
PC增1 PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
1、中央处理单元（89C51 CPU） CPU是单片机的核心，是计算机的控制和指挥中心，由运算 器和控制器等部件组成。如图2-2。 运算器 ALU—8位算术和逻辑运算 对4位(半字节)、8位(字节)、16位(双字节)操作 算术运算 -- 加、减、乘、除、加1、减1、BCD数十进制 调整、比较 逻辑运算 -- 与、或、非、异或、求补、移位 TMP1，TMP2 – 8位暂存器 ACC – 8位累加器 累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中 作为89C51内部数据传送的中间寄存器 大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
一、89C51单片机的基本组成 图2-1所示位89C51带闪存(Flash ROM)单片机的基本结构 框图。
外部时钟 外部事件计数
振荡器和 时序OSC
程序存储器 4KB FlashROM
数据存储器 256B RAM/SFR
2×16位 定 时器/计数器
80C51 CPU
64KB总线 扩展控制器 可编程I/O 可编程全 双工串行口
MCS-51单片机内共有22个特殊功能寄存器，包括PC及SFR。 PC为程序计数器。它是一个双字节寄存器,寻址范围为: 0000H ～ FFFFH，即0 ～ 64KB。
AT89C51单片机的基本结构和工作原理
AT89C51单片机的基本结构和工作原理1.基本结构：-CPU：中央处理单元是AT89C51的核心部分，负责运算和控制。
它包括一个8位累加器和一组寄存器，用于存储指令和数据。
CPU能够执行各种指令，包括算术逻辑运算、条件分支、循环等。
-存储器：AT89C51具有两个存储器，即程序存储器（ROM）和数据存储器（RAM）。
ROM存储程序代码，RAM存储数据和临时变量。
存储器的容量可以根据芯片型号而有所不同。
-输入输出（I/O）口：AT89C51具有一组可编程的I/O引脚，用于与外部设备进行数据交换。
这些引脚可以配置为输入或输出，以满足不同的应用需求。
-定时器/计数器：AT89C51具有可编程的定时器和计数器，用于产生精确的时间延迟和计数操作。
定时器可以用于生成周期性的中断信号，计数器可以用于计数外部事件的频率。
-串行通信接口（UART）：AT89C51具有一个UART模块，支持异步串行通信协议。
它可以用于与其他设备（如计算机或外部传感器）进行数据交换。
2.工作原理：-程序加载：首先，程序代码被加载到ROM中。
程序的执行从存储器的固定地址开始，CPU按照指令的顺序逐条执行。
-指令执行：CPU从ROM中读取指令，并将其存储在指令寄存器中。
然后，CPU根据指令类型执行相应的操作。
这可能涉及算术逻辑运算、数据传输、条件判断等。
-I/O操作：当需要与外部设备交换数据时，CPU通过I/O口与之连接。
通过设置引脚的状态（输入或输出），CPU可以读取传感器数据或向外部设备发送控制信号。
-定时器和计数器操作：定时器和计数器可用于生成精确的时间延迟或计数特定事件的频率。
CPU可以通过配置定时器参数来实现所需的延迟或频率。
-中断处理：AT89C51支持中断机制，允许外部设备向CPU发送中断请求。
当中断信号触发时，CPU会立即停止当前工作，转而执行中断服务程序。
一旦中断服务程序执行完毕，CPU会返回到原来的工作状态。
总之，AT89C51是一种功能强大的8位微控制器，它的基本结构包括CPU、存储器、I/O口、定时器/计数器和UART等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
R0 — R7
18H — 0FH
R0 — R7
10H — 17H
R0 — R7
18H — 1FH
R0 — R7
⑵ 位寻址区
片内RAM的 20H—2FH这16 个字节，可以 用位寻址方式 访问各位。
这128位的位地 址00H-7FH。
有专门的位操 作指令,采用位
寻址方式访问.
字节地址 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H
3. 控制信号引脚：RST、ALE、PSEN、EA
RST (9脚) : 复位信号输入端，高电平有效。 保持两个机器周期高电平时,完成复位操作。
ALE/PROG (30脚) : 地址锁存允许输出端/编程脉冲输入端 正常时,连续输出振荡器频率的1/6正脉冲信号。 访问片外存储器时： 作为锁存P0口低8位地址的控制信号。 对8751片内 ROM编程写入时： 作为编程脉冲输入端。
P3端口：在CPU访问外部存储器或I/O接口时，P3口提供 读、写控制总线信号。 还提供串行通信、外部中断、计数器的外部计 数输入信号等。如表3.4所示。
口线 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
P3口的第二功能
信号
功能
RXD 串行口数据输入（接收数据）
TXD 串行口数据输出（发送数据）
D7 D6 D5 D4 D3 D2 D1 D0 7FH 7EH 7DH 7CH 7BH 7AH 79H 78H 77H 78H 75H 74H 73H 72H 71H 70H 6FH 6EH 6DH 6CH 6BH 6AH 69H 68H 67H 66H 65H 64H 63H 62H 61H 60H 5FH 5EH 5DH 5CH 5BH 5AH 59H 58H 57H 56H 55H 54H 53H 52H 51H 59H 4FH 4EH 4DH 4CH 4BH 4AH 49H 48H 47H 46H 45H 44H 43H 42H 41H 40H 3FH 3EH 3DH 3CH 3BH 3AH 39H 38H 37H 36H 35H 34H 33H 32H 31H 30H 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H 1FH 1EH 1DH 1CH 1BH 1AH 19H 18H 17H 16H 15H 14H 13H 12H 11H 10H 0FH 0EH 0DH 0CH 0BH 0AH 09H 08H 07H 06H 05H 04H 03H 02H 01H 00H
第3章 89C51单片机 硬件结构和原理
89C51是Atmel公司在8051基础上发 展的8位单片机。介绍它的硬件结构、 操作时序和工作方式，这是89C51应用 的重要基础知识。
3.1 89C51单片机的基本组成 3.1.1 MCS-51系列单片机
Intel公司推出的8位单片机： 1976年推出的MCS-48系列: 8039, 8048等 1980年推出了MCS-51系列: 8031, 8051, 8751, 8052等. 其中8051成为重要的品种，应用和普及得非常广泛。
CY (PSW.7)： 进位标志位； 位操作时,CY作为位累加器使用。
AC (PSW.6)：辅助进位标志,又称半进位标志位。 RS0 和 RS1 (PSW.3和PSW.4)：
工作寄存器组选择控制位
RS1 RS0 寄存器组 片内RAM地址 工作寄存器名
00
第0组
00H — 07H
R0 — R7
01
第1组
这三个空间有不同的数据传送指令、不同的寻址方式 和不同的硬件控制信号，因此不会混淆。
3.4.2 程序存储器
片内外统一编址的64KB程序存储器,地址0000H-FFFFH.
片内有4KB的 Flash ROM, 地址为0000H—0FFFH。
引脚EA选择是否使用片内ROM： 当EA接低电平时，CPU只从片外ROM中取指令。 EA接高电平时,先读片内 ROM.当地址超过4KB后,自动 转向片外ROM。片内外统一编址,最多可扩展到64KB. CPU读取ROM指令为查表指令,用变址寻址, 分别为 :
2. 指令寄存器 IR 和指令译码器 ID ：
CPU读取的指令代码送入指令寄存器IR中，然后经 指令译码器ID对指令译码，按照定时控制电路的时序, 产生相应的微操作控制信号,完成指令所规定的操作。
3. 振荡器和定时电路
产生单片机的振荡信号，作为89C51的基本节拍。 在基本节拍控制下，发出指令要求的控制信号，
址超4KB时，自动转向片外ROM中的程序。 当接“0”时，CPU只访问片外ROM。 第2功能Vpp 对8751编程时，编程电压输入端。
4. 输入/输出端口引脚 P0、P1、P2、P3
4个8位的并行输入/输出端口，共32个引脚。作为通用 输入/输出端口，P0、P2和P3端口又各自有第2功能。 ⑴ 通用输入/输出端口
INT0 外部中断0输入
INT1 外部中断1输入
T0 定时器0的外部输入（计数输入）
T1 定时器1的外部输入（计数输入）
WR 外部数据存储器写选通控制输出
RD 外部数据存储器读选通输出控制
4. 程序状态标志寄存器 PSW
D7
D6 D5 D4 D3 D2 D1 D0
CY AC F0 RS1 RS0 OV — P
用16位地址寻址，地址范围为0000H—FFFFH。 片外64KB数据存储器空间，
用16位地址寻址，地址范围为0000H—FFFFH。 片内256字节的数据存储器空间,用8位地址寻址. 低128字节为片内RAM，地址为00H—7FH， 高128字节内有21个特殊功能寄存器SFR，
地址空间为80H—FFH。
有条不紊、按部就班地完成指令所要求的功能。 时钟信号是计算机内部协调工作的时间基准，
3.4 89C51单片机的存储器 3.4.1 哈佛结构
存储器是存放程序和数据的部件 普林斯顿结构: 把程序存储器ROM和数据存储器RAM
统一编址，安排在同一个存储空间中。 ROM和RAM分配不同的地址，使用同一类访问指令。 Intel的8088/8086微处理器，在PC机中采用这种结构。
进(借) 辅助 用户 寄存器组选 溢出 保 奇偶
PSW的各位包含了程序执行后的状态信息，供程序查 询或判别之用。
除有确定的字节地址(D0H)外，每一位均有位地址,可 以位操作。
3.3 89C51单片机中的CPU结构
3.3.1 运算器
1. 算术/逻辑运算单元 ALU 对4位、8位、十六位数据完成算术运算、逻辑运算。
Philips、 Siemems 、 Atmel、SST等半导体公司，也生 产出与8051相兼容的低功耗、高性能的产品。
ATMEL公司的89C51系列产品是近年来在我国非常流 行的单片机，本书以AT89C51单片机作为典型，详细介绍 其内部结构、指令系统和工作原理。
3.1.2 89C51单片机的基本组成
具有位操作功能的布尔处理机及位寻址功能；
片内振荡器和时钟产生电路。
3.1.3 89C51单片机的引脚
1. 电源引脚：Vcc （40脚）：电源端，接+5V电源。 Vss （20脚）：接地端，接+5V电源地端
2. 外接晶体引脚：XTAL1和XTAL2 89C51内部有一个振荡器和时钟产生电路。 XTAL1（19脚）： 片内振荡电路反相放大器输入 XTAL2（18脚）： 片内振荡电路反相放大器输出 当采用内部时钟时,片外连接石 英晶体和微调电容，产生原始 的振荡脉冲信号。 采用外部时钟时, XTAL1输入 外部时钟脉冲信号, XTAL2悬空.
内部带上拉电阻的准双向口,输出能驱动4个74LS负载.
⑵. P0、P2、P3端口的第二功能
P0端口: 在CPU访问外部存储器或I/O接口时，P0口分时 提供低8位地址(A0-A7)和8位数据(D0-D7)总线。 这时,需要一个8位锁存器,利用ALE(地址锁存允 许)来锁存P0口低8位地址信号。
P2端口：在CPU访问外部存储器或I/O接口时，P2口提供 高8位地址(A8-A15)的总线信号。
89C51的数据存储器分为片内RAM和片外RAM两部分 .
片内数据存储器最大可寻址256个字节,分为两部分： 低128字节是真正的片内RAM 区，为128个字节。 用8位地址寻址，地址范围为00H—7FH。 这128字节分为3部分： 工作寄存器区、位寻址区和用户数据缓冲区。 高128字节为特殊功能寄存器（SFR） 片内80H—FFH中,分布着21个特殊功能寄存器.
0013H—001AH 外部中断1中断服务程序入口地址
001BH—0022H 定时器/计数器1溢出中断服务程序 入口地址
0023H—002AH 串行端口中断服务程序入口地址
3.4.3 片内数据存储器
数据存储器存放运算的结果和数据的暂存,缓冲等。 特点是可读可写，断电后信息会丢失。
在单片机中使用的都是半导体静态RAM。
PSEN (29脚): 外部程序存储器读选通输出信号 访问片外ROM时,输出负脉冲作为读ROM选通. 常连接到片外ROM芯片的输出允许端（OE）作 外部ROM的读选通信号。
EA/Vpp (31脚): 外部程序存储器地址使能输入/编程电压输入端. 平常,接“1”时，CPU访问片内4KB的ROM，当 地
准双向口: 作输入时要先对锁存器写“1”。 P0端口（P0.0—P0.7，第39—32脚）：
漏极开路的准双向口,输出能驱动8个74LS类型的负载. P1端口（P1.0—P1.7，第1—8脚）：
内部带上拉电阻的准双向口,输出能驱动4个74LS负载. P2端口（P2.0—P2.7，第21—28脚）：
内部带上拉电阻的准双向口,输出能驱动4个74LS负载. P3端口（P3.0—P3.7，第10—17脚）：