STC89C51单片机硬件结构资料
合集下载
89C51单片机硬件结构和原理
01:28
返回
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
§2.2.2 89C51单片机引脚功能
01:28
返回
单片机原理及接口技术
§2.2.1 89C51单片机引脚
P22图2-3：是89C51/LV51的引脚结构图， 有双列直插封装(DIP)方式和方形封装方式。
01:28
返回
单片机原理及接口技术
89C51单片机还有一种低电压的型号，即89LV51，除 了电压范围有区别之外，其余特性与89C51完全一致。 • 89C51/LV51是一种低功耗/低电压、高性能的8位单片 机。它采用了CMOS工艺和高密度非易失性存储器 （NURAM）技术，而且其输出引脚和指令系统都与 MCS51兼容；片内的Flash ROM允许在系统内改编程 序或用常规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合理的 单片机，可方便地应用在各种控制领域。
01:28
返回
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： RST：复位信号输入端，高电平有效。当此
输入端保持两个机器周期的高电平时，就
可以完成复位操作。
单片机原理及接口技术
01:28
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： VPD ：RST引脚的第二功能，备用电源输入 端。当主电源Vcc 发生故障，降低到低电 平规定值时，将+5V电源自动接入该引脚， 为RAM提供备用电源，以保证RAM中的信息 不丢失，使得复位后能继续正常运行。
返回
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
§2.2.2 89C51单片机引脚功能
01:28
返回
单片机原理及接口技术
§2.2.1 89C51单片机引脚
P22图2-3：是89C51/LV51的引脚结构图， 有双列直插封装(DIP)方式和方形封装方式。
01:28
返回
单片机原理及接口技术
89C51单片机还有一种低电压的型号，即89LV51，除 了电压范围有区别之外，其余特性与89C51完全一致。 • 89C51/LV51是一种低功耗/低电压、高性能的8位单片 机。它采用了CMOS工艺和高密度非易失性存储器 （NURAM）技术，而且其输出引脚和指令系统都与 MCS51兼容；片内的Flash ROM允许在系统内改编程 序或用常规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合理的 单片机，可方便地应用在各种控制领域。
01:28
返回
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： RST：复位信号输入端，高电平有效。当此
输入端保持两个机器周期的高电平时，就
可以完成复位操作。
单片机原理及接口技术
01:28
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： VPD ：RST引脚的第二功能，备用电源输入 端。当主电源Vcc 发生故障，降低到低电 平规定值时，将+5V电源自动接入该引脚， 为RAM提供备用电源，以保证RAM中的信息 不丢失，使得复位后能继续正常运行。
2.1 89C51单片机的内部结构解析
51系列单片机的存储器分为数据存储器和程序存储 器，其地址空间，存取指令和控制信号各有一套。
1. 物理结构
片内程序存储器
程序存储器ROM
89C51存储器
片外程序存储器 片内数据存储器 片外数据存储器
数据存储器ROM
2. 逻辑结构
FFH 特 殊 功 能 寄 存 器 80H 7FH 通用 RAM区 位寻址区 30H 2FH 20H 1FH 0FFFH 工作寄 存器区 0000H 0000H 1000H F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H 特 殊 FFFFH 功 能 寄 存 器 中 位 寻 址 FFFFH 外部 RAM 外部
ROM
(I/O口 地址)
内部 ROM (EA=1)
0FFFH
外部 ROM (EA=0)
00H
0000H
内部数据存储器
外部数据存储器
程序存储器
(1) 片内、外程序存储器统一编址，使用MOVC指令。 (2) 片外数据存储器统一编址，使用MOVX指令。 (3) 片内数据存储器统一编址，使用MOV指令。
系列 Intel 51 子系列 Intel 52 子系列 ATEML 89C系列 (常用型) 片内存储器（字节） MCS-51 系列单片机配置一览表 定时器 并行 片内ROM 有ROM 无 8031 80C31 8032 80C32 有EPROM 片内 计数器 RAM I/O 串行 I/O 中 断 源
PSW
中断系统 串行口 定时/计数器
PC加1
PC
DPTR
P1锁存器
P3锁存器 P3驱动器
P1驱动器
P1.0～P0.7
P3.0～P3.7
三、CPU结构
STC89C51单片机硬件结构资料
0023H —— 串口中断入口
( 002BH —— T2溢出中断入口 )
三、内部数据存储器
物理上分为两大区域：00H ~ 7FH即128B内RAM区
7FH
80H ~ FFH即SFR区。
用户RAM区
数据缓冲区、堆栈区、工作 单元
2FH / 30H
位寻址区 （位地址00H ~ 7FH ）
1FH / 20H
M1 8D TF0 /
M0 8C TR0 /
+
GATE 8B IE1 GF1
C/T 8A IT1 GF0
M1 89 IE0 PD
M0 88 IT0 IDL
89H 88H 87H 83H 82H 81H
87 P0.7
86 P0.6
85 P0.5
84 P0.4
+
83 P0.3
82 P0.2
81 P0.1
0 0：
0 1： 1 0： 1 1：
0区 R0 ~ R7
1区 R0 ~ R7 2区 R0 ~ R7 3区 R0 ~ R7
数据 存储器
2、指针寄存器
（1）程序计数器PC
9F SM0
9E SM1
9D SM2
9C REN
9B TB8
9A RE8
99 TI
98 RI
98H 90H 8DH 8CH 8BH 8AH
97 P1.7
96 P1.6
95 P1.5
94 P1.4
93 P1.3
92 P1.2
91 P1.1
90 P1.0
GATE 8F TF1 SMOD
C/T 8E TR1 /
89C51 单片机 89C51 单片机 内部结构图 内部结构图
89C51单片机的硬件结构
第2章 89C51单片机硬件结构和原理
2.2 89C51的引脚及其功能
40只引脚双列直插封装 44只引脚方形封装方式
第2章 89C51单片机硬件结构和原理
89C51的引脚逻辑图
并行I/O口引脚 电 源 及 时 钟 引 脚
控 制 引 脚
X1 X2 EA PSEN ALE RST VCC GND
P0 P1
2.2.2
控制信号引脚（RST/VPD， ALE/ PROG 、PSEN和EA）
（1）RST/VPD（I，9）——多功能引脚，复位/备用电源。 RST 复位信号，高电平有效。 VPD 备用电源输入端。当Vcc发生故障(掉电等 ),降低到低 电平的规定值时，可由该端子为片内RAM提供电源。 复位电路有上电复位、按键兼上电复位两种： 在RST端加入“1”，且维持两个机器周期（24个振荡周期）， 则CPU复位。复位时 PC＝0000H。 ① 上电复位（右图）
片内RAM ① 低128字节RAM 00H～7FH 均可用作一般的RAM单元外,其中某些部分还可以 以其它形式使用。 通用Reg.区 4个，00H～1FH (4×8=32)， 指令 比一般RAM更丰富、简洁、快捷。 位地址区 20H～2FH 以位寻址方式使用时，地址从 00H～7FH。
第2章 89C51单片机硬件结构和原理
XTAL2（I,18）：振荡器反向放大器输出端。
当外接晶体时，接晶体和微调电容的一端。 当采用外部时钟时，此脚悬空。
第2章 89C51单片机硬件结构和原理
VCC 89C51 5.1K
X1
C 30PF
X1
外时钟信号 X2 89c51
6MHZ
C 30PF
X2
振荡电路的频率为晶体固有频率
(完整版)STC89C51芯片资料
3.1.1STC89C51芯片及最小系统介绍：STC89C51是一种低功耗、高性能CMOS 8位微控制器，具有4K 在系统可编程Flash 存储器。
使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程，亦适于常规编程器。
在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得STC89C51在众多嵌入式控制应用系统中得到广泛应用。
2.3.1.1主要功能列举1、拥有灵巧的8位CPU和在系统可编程Flash2、晶片内部具时钟振荡器（传统最高工作频率可至 12MHz）3、内部程序存储器（ROM）为 4KB4、内部数据存储器（RAM）为 256字节5、32 个可编程I/O 口线6、8 个中断向量源7、两个 16 位定时器/计数器8、三级加密程序存储器9、全双工UART串行通道10、低功耗空闲和掉电模式；11、掉电后中断可唤醒；12、看门狗定时器；13、双数据指针；14、掉电标识符。
2.3.1.2 各引脚功能VCC：STC89C51电源正端输入，接+5V。
GND：电源地端。
XTAL1: 单芯片系统时钟的反相放大器输入端。
XTAL2：系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。
RESET：STC89C51的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。
EA/Vpp："EA"为英文"External Access"的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部EPROM中）来执行程序。
STC89C51系列单片机的结构和原理
• EA/Vpp（31脚）：外部寻址使能/编程电压。在访问整个外 部程序存储器时，EA必须外部置低。如果EA为高时，将执 行内部程序。当RST释放后EA脚的值被锁存，任何时序的改 变都将无效。该引脚在对FLASH编程时用于输入编程电压 (Vpp)。
输入/输出引脚
• P0口（P0.0-P0.7，32-39脚）：是双向8位三态I/O口。可向 其写入1 使其状态为悬浮，用作高阻输入。P0口也可以在访 问外部程序存储器时作地址的低字节，在访问外部数据存储 器时作数据总线，此时通过内部强上拉传送1。
13
A的进位标志Cy是特殊的，因为它同时又是位处理机的位累 加器
3．程序状态字寄存器PSW PSW（Program Status Word）位于片内特殊功能寄存器区，
字节地址为D0H。 包含了程序运行状态的信息，其中4位保存当前指令执行后
的状态，供程序查询和判断。格式如图2-3所示。
图2-3 PSW的格式
3. 控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有 RST/VPD、 ALE/PROG.、PSEN 和 E A / V PP 等4种形式。
• RST（9脚）：复位端。当晶体在运行时，只要此引脚上出 现2个机器周期高电平即可复位，内部有扩散电阻连接到Vss， 仅需要外接一个电容到Vcc即可实现上电复位。
全双工增强型 UART
定时器0 定时器1
定时器2
看门狗定时器
51系列单片机结构框图
1. 电源引脚
VSS（20脚）：接地，0V参考点。 VCC（40脚）：电源，提供掉电、空闲、正常工作
2．外接晶体引脚
XTAL1（19脚）：接外部晶体的一端，振荡反向放大器 的输入端和内部时钟电路输入端。
输入/输出引脚
• P0口（P0.0-P0.7，32-39脚）：是双向8位三态I/O口。可向 其写入1 使其状态为悬浮，用作高阻输入。P0口也可以在访 问外部程序存储器时作地址的低字节，在访问外部数据存储 器时作数据总线，此时通过内部强上拉传送1。
13
A的进位标志Cy是特殊的，因为它同时又是位处理机的位累 加器
3．程序状态字寄存器PSW PSW（Program Status Word）位于片内特殊功能寄存器区，
字节地址为D0H。 包含了程序运行状态的信息，其中4位保存当前指令执行后
的状态，供程序查询和判断。格式如图2-3所示。
图2-3 PSW的格式
3. 控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有 RST/VPD、 ALE/PROG.、PSEN 和 E A / V PP 等4种形式。
• RST（9脚）：复位端。当晶体在运行时，只要此引脚上出 现2个机器周期高电平即可复位，内部有扩散电阻连接到Vss， 仅需要外接一个电容到Vcc即可实现上电复位。
全双工增强型 UART
定时器0 定时器1
定时器2
看门狗定时器
51系列单片机结构框图
1. 电源引脚
VSS（20脚）：接地，0V参考点。 VCC（40脚）：电源，提供掉电、空闲、正常工作
2．外接晶体引脚
XTAL1（19脚）：接外部晶体的一端，振荡反向放大器 的输入端和内部时钟电路输入端。
89C51单片机硬件结构和原理
缓冲器
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
第2章 (1)89C51单片机硬件结构和原理(1)
2.1.2 89C51单片机内部结构
一、结构图 二、结构组成
一、结构图
●由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 ● 89C51单片机内部结构如 图2-2所 示。
89C51单片机内部 结构图
RAM地 址寄存器 128B RAM
P0.0-P0.7 P0驱动器
P2.0-P2.7
89C51单片机引脚如图2-3所示。
89C51单片机引脚图
2.2.2 89C51单片机引脚功能
一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3
一、电源引脚：Vcc和Vss
二、用户角度
图2-4 89C51存储器配置
二、时钟电路引脚：XTAL1和XTAL2
• XTAL1（19脚）：接外部晶体和微调电
容的另一端；在片内它是振荡电路反向放
大器的输入端，在采用外部时钟时，该
引脚输入外部时钟脉冲。
三、控制信号引脚：
RST、ALE、PSEN和EA
• RST/VPD（9脚）：
RST：复位信号输入端，高电平有效。
当此输入端保持两个机器周期的高电 平时，就可以完成复位操作。
◆ CPU：由运算和控制逻辑组成，同时还包括 中断系统和部分外部特殊功能寄存器； ◆ RAM：用以存放可以读写的数据，如运算的 中间结果、最终结果以及欲显示的数据； ◆ ROM：用以存放程序、一些原始数据和表格； ◆ I/O口：四个8位并行I/O口，既可用作输入， 也可用作输出； ◆ T/C：两个定时/记数器，既可以工作在定时 模式，也可以工作在记数模式；
（3）在功能上，该系列单片机有基本型 和增强型两大类：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0023H —— 串口中断入口
( 002BH —— T2溢出中断入口 )
三、内部数据存储器
物理上分为两大区域：00H ~ 7FH即128B内RAM区
7FH
80H ~ FFH即SFR区。
用户RAM区
数据缓冲区、堆栈区、工作 单元
2FH / 30H
位寻址区 （位地址00H ~ 7FH ）
1FH / 20H
PC增1 PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
1、中央处理单元（89C51 CPU） CPU是单片机的核心，是计算机的控制和指挥中心，由运算 器和控制器等部件组成。如图2-2。 运算器 ALU—8位算术和逻辑运算 对4位(半字节)、8位(字节)、16位(双字节)操作 算术运算 -- 加、减、乘、除、加1、减1、BCD数十进制 调整、比较 逻辑运算 -- 与、或、非、异或、求补、移位 TMP1，TMP2 – 8位暂存器 ACC – 8位累加器 累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中 作为89C51内部数据传送的中间寄存器 大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
一、89C51单片机的基本组成 图2-1所示位89C51带闪存(Flash ROM)单片机的基本结构 框图。
外部时钟 外部事件计数
振荡器和 时序OSC
程序存储器 4KB FlashROM
数据存储器 256B RAM/SFR
2×16位 定 时器/计数器
80C51 CPU
64KB总线 扩展控制器 可编程I/O 可编程全 双工串行口
MCS-51单片机内共有22个特殊功能寄存器，包括PC及SFR。 PC为程序计数器。它是一个双字节寄存器,寻址范围为: 0000H ～ FFFFH，即0 ～ 64KB。
SFR为特殊功能寄存器。其寻址空间：80H ～ FFH
其中，51子系列有18个寄存器，占有21个字节； 52子系列有21个寄存器，占有26个字节。 51子系列SFR的地址分配及位地址见下页表：
第二章
89C51单片机硬件结构和原理
内容提要:
§2.1 §2.2 §2.3 §2.4 89C51单片机内部结构及特点 89C51单片机引脚及其功能 89C51存储器配置 时钟电路及89C51 CPU时序
§2.5 §2.6
单片机的低功耗工作方式 输入/输出端口结构
§2.1
89C51单片机芯片内部结构及特点
B -- 8位寄存器 如图2-2 乘除运算指令中存放一个操作数，操作结束时存放一 部分结果 乘除指令运算之外时可作通用寄存器 PSW -- 程序状态字寄存器 指示指令执行后的状态信息 PSW各位单元可供程序查询和判别 布尔处理器 PSW中的Cy — 进位标志位，专门用于处理位操作 置位、清0、位取反、位等于1转移、位等于0转移、位 等于1转移并清0 Cy与其它可寻址位之间进行传送 Cy与其它可寻址位之间进行逻辑与、逻辑或操作，结 果在Cy中 指令中用C表示Cy
（2）控制器 如图2-2 2、存储器 （1）程序存储器（Flash ROM） 89C51片内程序存储器容量为4KB，地址从0000H开始， 用于存放程序和表格常数。 （2）数据存储器（RAM） 89C51片内数据存储器为128字节，地址为00H-7FH，用 于存放运算的中间结果、数据暂存以及数据缓冲。 3、I/O接口 89C51有4个与外部交换信息的8位并行接口，即P0-P3。 有一个可编程的全双工串行口（UART)
XTAL1、XTAL2外接晶体振荡器的谐振频率决定时钟电
路的振荡频率
图2-3
÷2
图2-3
3、控制或复位引脚
RST / VPD —— 当出现两个机器周期高电平时，单片机复位 。 复位后，P0 ~ P3 输出高电平；SP寄存器为07H； 其它寄存器全部清0；不影响RAM状态。
参考复位电路如下：
图2-3
P3.5/T1
P3.6/WR
P3.7/RD XTAL2 XTAL1
VSS
13 14 15 16 17 18 19 20
89C51
30
29
28
P2.7
21
P2.0
1. 电源 VCC：电源端，+5V VSS：接地，GND 2. 外接晶体引脚XTAL1和XTAL2 XTAL1：片内振荡器反向放大器输入端，接外部晶体振荡 器一个脚；由外部输入时钟信号时，该脚接地 XTAL2：片内振荡器反向放大器输出端，接外部晶体振荡 器一个脚；外部输入时钟信号时由该脚接入
地址 F0H E0 D0H B8H B0H A8H A0H 99H
/
B7 P3.7 AF EA A7 P2.7
/
B6 P3.6 AE
/
B5 P3.5 AD
AC
ES A4 P2.4
AB
ET1 A3 P2.3
AA
EX1 A2 P2.2
A9
ET0 A1 P2.1
/
A6 P2.6
/
A5 P2.5
SCON P1 TH1 TH0 TL1 TL0 TMOD TCON PCON DPH DPL SP P0
9F SM0
9E SM1
9D SM2
9C REN
9B TB8
9A RE8
99 TI
98 RI
98H 90H 8DH 8CH 8BH 8AH
97 P1.7
96 P1.6
95 P1.5
94 P1.4
93 P1.3
92 P1.2
91 P1.1
90 P1.0
GATE 8F TF1 SMOD
C/T 8E TR1 /
89C51
89C51 89C51
图2-3
ALE / /PROG —— 地址锁存控制端 提供1/6 fosc振荡频率；为其内的Flash ROM输入编程脉冲 /PSEN —— 外部程序存储器的读选通信号端 EA / Vpp —— 内/外ROM选择端 EA = 1 时，访问内部程序存储器,即内ROM EA = 0 时，只访问外部程序存储器,即外ROM 在Flash ROM编程期间，该端施加编程电压
即可位寻址，又可字节寻址
第3组通用寄存器区 第2组通用寄存器区
第1组通用寄存器区 第0组通用寄存器区
R0、R1、R2、R3、R4、R5、R6、R7
17H / 18H 0FH / 10H
07—2FH）16个字节。 16*8=128位，每一位都有一个位地址，范围为：00H—7FH， 位地址区也可作为一般RAM使用。
外部
00FFH
1000H
0 F F F H 内部Flash
0000H
ROM EA 1
特殊功
RAM （64K）
0 0 8 0 H能 寄 存 器
007FH
0000H
内 部 R AM
0000H
程序存储器
数据存储器
物理上分为：4个空间，即片内Flash ROM、片外ROM 片内RAM、片外RAM 逻辑上分为: 3个空间，
89C51 单片机 89C51 单片机 内部结构图 内部结构图
RAM地 址寄存器 128B RAM
P0.0-P0.7 P0驱动器
P2.0-P2.7
P2驱动器
P0锁存器
P2锁存器
4KBROM 程序地址 寄存器
B寄存器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器 中断、串行口和定时器 PSW
寄存器 B ACC PSW IP P3 IE P2 SBUF F7 E7 D7 CY BF F6 E6 D6 AC BE F5 E5 D5 F0 BD
位地址 / 位定义 F4 E4 D4 RS1 BC PS B4 P3. 4 F3 E3 D3 RS0 BB PT1 B3 P3.3 F2 E2 D2 OV BA PX1 B2 P3.2 F1 E1 D1 / B9 PT0 B1 P3.1 F0 E0 D0 P B8 PX0 B0 P3.0 A8 EX0 A0 P2.0
M1 8D TF0 /
M0 8C TR0 /
+
GATE 8B IE1 GF1
C/T 8A IT1 GF0
M1 89 IE0 PD
M0 88 IT0 IDL
89H 88H 87H 83H 82H 81H
87 P0.7
86 P0.6
85 P0.5
84 P0.4
+
83 P0.3
82 P0.2
81 P0.1
串行通信、扩展I / O接口芯片
图2-1
6、两个定时器/计数器 T（16位增量可编程）
它与CPU之间各自独立工作，当它计数满时向CPU中断
7、时钟电路 fosc 分为内部振荡器、外接振荡电路 8、中断系统 五源中断、两级优先，可编程进行控制。
图2-1
二、89C51单片机内部结构
89C51单片机与早期Intel的8051/8751/8031芯片 的外部引脚和指令系统完全兼容，只不过用Flash ROM替代了ROM/EPROM而已。 89C51单片机内部结构如图2-2所示。
4、输入/输出引脚
P0.0 ~ P0.7 ； P1.0 ~ P1.7 ； P2.0 ~ P2.7 ；P3.0 ~ P3.7 四个I / O口，每口八条线；还兼作地址/数据线。
内部 结构 时钟 发生器
图2-3
§2-3
89C51存储器配置
一、89C51单片机的内存结构
0FFFFH