自动售咖啡机设计报告

《高级数字系统设计与验证》

作业3

讲师：苑传林、山丹、孙晓凌

给出时间：2011-4-18；完成时间:2011－4－28

上课前学习委员负责收集

要求：将作业的题目抄写到作业本上，然后在题目的下方给出解题过程

Q1.（20分）用Verilog语言给出8－1多路选择器的行为级和门级（结构级）的描述。在你的门级描述中，只限使用反相器，2-输入与门,4-输入与门和4-输入或门。画出与你的门级描述相对应的电路图。

Q2.（20分）下列Verilog编码描述一个具有异步复位的同步计数器。修改下列编码：使该计数器(1)具有低有效的同步复位信号，该信号将计数器置为“7”而不是为“0”；(2)具有一个正向_反向计数控制端，up_down，如果up_down为0，为正计数，为1则反计数。给出修改后的Verilog编码。

module CNT(CLR,CLK,Q);

input CLR,CLK;

output[7:0]Q;

reg[7:0]Q;

always@(posedge CLK or negedge CLR)

if(CLR)

Q<=0;

else

if(Q==7)

Q<=0;

else

Q<=Q+1;

endmodule

Q3.（60分）使用作业2给出的状态转换图、二进制状态分配表（Q1为最高位）、及输出信号列表（见下页）:

(1)用讲义中给出的两段式Verilog编码方法描述该有限状态机；

(2)用Verilog编码描述在作业2中你所设计的该状态机的RTL电路；

(3)使用你在实验1中学会的EDA工具，对上述两个电路设计进行逻辑综合，比较所

得到的两个电路模型的速度、面积、资源等，给出具体数据和你的观察与心得。

状态转移图

状态分配表

状态输出b Green c Red e Blue f Drop i

Done

状态与输出信号表

(a)(c)

(f)

(b)

(e)

F2

GO’

GO A

A>B

F2’

D3

Q1Q2

Q 30

1

00011110a e c

b g i

f

(g

OK’

OK

(i)