第4章存储器3
合集下载
第四章-存储器04-高速缓冲存储器
Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2：设一个Cache中有8块，访问主存进行读操作的块地址依次为： 10110、11010、10110、11010、10000、00100、10010， 求每次访问时Cache的内容。
硬件完成功能： 访存地址 转成 Cache地址 辅助存储器
Cache 的全部功能都是 由硬件完成的， 对程序员来说是透明的。
4.1、地址映象
映象：其物理意义就是位置的对应关系，将主存地址变成Cache地址。
常见的映象方式主要有三种： 1）直接映象 2）全相联映象 3）组相联映象
CPU Cache 字 数据总线 字
2位 主存区号标记 00 主存块号 比较 3位 区内块号 100 Cache块号 未命中 访问内存 000 001 010 011 100 101 110 111 块内地址 块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器（Cache）
考研试题精选：
假设：CPU执行某段程序时，共访问Cache 3800 次，访问主存200 次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：Cache—主存系统的平均存取时间和效率。 解： 系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111
计算机操作系统第四章存储器管理复习资料
第四章存储器管理第一部分教材习题（P159）15、在具有快表的段页式存储管理方式中，如何实现地址变换？答：在段页式系统中，为了便于实现地址变换，须配置一个段表寄存器，其中存放段表始址和段长TL。
进行地址变换时，首先利用段号S，将它与段长TL进行比较。
若S<TL，表示未越界，利用段表始址和段号来求出该段所对应的段表项在段表中的位置，从中得到该段的页表始址，并利用逻辑地址中的段内页号P来获得对应页的页表项位置，从中读出该页所在的物理块号b，再利用块号b和页内地址来构成物理地址。
在段页式系统中，为了获得一条指令或数据，须三次访问内存。
第一次访问内存中的段表，从中取得页表始址；第二次访问内存中的页表，从中取出该页所在的物理块号，并将该块号与页内地址一起形成指令或数据的物理地址；第三次访问才是真正从第二次访问所得的地址中，取出指令或数据。
显然，这使访问内存的次数增加了近两倍。
为了提高执行速度，在地址变换机构中增设一个高速缓冲寄存器。
每次访问它时，都须同时利用段号和页号去检索高速缓存，若找到匹配的表项，便可从中得到相应页的物理块号，用来与页内地址一起形成物理地址；若未找到匹配表项，则仍须再三次访问内存。
19、虚拟存储器有哪些特征？其中最本质的特征是什么？答：虚拟存储器有以下特征：多次性：一个作业被分成多次调入内存运行，亦即在作业运行时没有必要将其全部装入，只需将当前要运行的那部分程序和数据装入内存即可；以后每当要运行到尚未调入的那部分程序时，再将它调入。
多次性是虚拟存储器最重要的特征，任何其他的存储器管理方式都不具有这一特征。
因此，认为虚拟存储器是具有多次性特征的存储器系统。
对换性：允许在作业的运行过程中进行换进、换出，也即，在进程运行期间，允许将那些暂不使用的程序和数据，从内存调至外存的对换区（换出），待以后需要时再将它们从外存调至内存（换进）；甚至还允许将暂不运行的进程调至外存，待它们重又具备运行条件时再调入内存。
计算机操作系统第四章-存储器管理
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中，存储器是信息处理的来源与归宿，占据重要位置。
但是，在现有技术条件下，任何一种存储装置，都无法从速度、容量、是否需要电源维持等多方面，同时满足用户的需求。
实际上它们组成了一个速度由快到慢，容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache：少量的、非常快速、昂贵、需要电源维持、CPU可直接访问；•内存RAM：若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问；•磁盘高速缓存：存在于主存中；•磁盘：数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问；由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户；提高主存储器的使用效率，使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器，这两类资源管理的区别)2、存储管理的主要功能：•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址，虚地址)：用户源程序经过编译/汇编、链接后，程序内每条指令、每个数据等信息，都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址，实地址)：是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间，它是从0开始的、是一维的；●将用户程序被装进内存，一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时，通常每个信息的逻辑地址和它的物理地址是不一致的，需要把逻辑地址转换为对应的物理地址----地址映射；地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点：简单，不需要硬件支持；•缺点：一个作业必须占据连续的存储空间；装入内存的作业一般不再移动；不能实现虚拟存储。
第4章内部存储器
386 DX ~ Pentium Pro 有 32 位地址线，寻址空间 4GB ；PⅡ、PⅢ、P 4 和 Core 有 36 位地址线，寻址空间 64GB。 地址空间通常大于内存容量，二者关系密切，但概念不同。地址 空间表示 CPU 寻址能力，内存容量表示实际拥有的存储容量。 2．内存的扩容与升级 各个时期对内存容量的需求不同，各个时期内存条的结构、容量 也不同，因此有扩容和升级的要求。扩容是在原有内存的基础上增加 新的内存以提高容量，而升级则是去除旧的内存换上新的内存。
速度应相同，同一主板上的不同存储体的内存条存取速度也应相同或
尽量接近，否则可能出问题。 当两个存储体存取速度不同时，若低速存储体放置在前，高速存
储体放置在后，则高速存储体降频使用，不出现故障，若相反则低速
存储体超频使用，可能引发存储故障。
10.03.2019 Ch4 内部存储器 43/52 9
4．2．5 内存区域划分（1）
4．闪存 Flash memory 代表芯片为 28F010、29EE010、29EE020 等。存储容量大为 1 ~ 2Mb ( 128 ~ 256KB )，易于在线刷新，目前已基本取代 EPROM。 闪存容量大、易修改性是它的优点，其内部程序便于刷新，但也 是它的缺点，容易受到攻击，无法保证数据安全。 ROM 系统由地址译码器、存储矩阵和输出缓冲器组成。
10.03.2019 Ch4 内部存储器 43/52 10
4．2．5 内存区域划分（2）
4．系统保留区
E0000 ~ EFFFF 早期为内存盲区，后期为 ROM BIOS 扩展区。
5．系统 ROM BIOS 区 最高端 64KB 用于存放主板 BIOS，BIOS 主要功能如下：
⑴ 上电自检 POST ( Power On Self – Test )。电源开启后进行自诊
速度应相同，同一主板上的不同存储体的内存条存取速度也应相同或
尽量接近，否则可能出问题。 当两个存储体存取速度不同时，若低速存储体放置在前，高速存
储体放置在后，则高速存储体降频使用，不出现故障，若相反则低速
存储体超频使用，可能引发存储故障。
10.03.2019 Ch4 内部存储器 43/52 9
4．2．5 内存区域划分（1）
4．闪存 Flash memory 代表芯片为 28F010、29EE010、29EE020 等。存储容量大为 1 ~ 2Mb ( 128 ~ 256KB )，易于在线刷新，目前已基本取代 EPROM。 闪存容量大、易修改性是它的优点，其内部程序便于刷新，但也 是它的缺点，容易受到攻击，无法保证数据安全。 ROM 系统由地址译码器、存储矩阵和输出缓冲器组成。
10.03.2019 Ch4 内部存储器 43/52 10
4．2．5 内存区域划分（2）
4．系统保留区
E0000 ~ EFFFF 早期为内存盲区，后期为 ROM BIOS 扩展区。
5．系统 ROM BIOS 区 最高端 64KB 用于存放主板 BIOS，BIOS 主要功能如下：
⑴ 上电自检 POST ( Power On Self – Test )。电源开启后进行自诊
第4章4-5节基本分页、分段存储管理方式
页表
页号
计算公式：物理地址 块号 页面大小+块内地址 块号*页面大小 计算公式：物理地址=块号 页面大小 块内地址
0 1
块 号 2 4 6 7
逻辑地址3500：
页号：3500/1024=3 对应物理块号：7 页内地址：428
2 3
故物理地址为: 7*1024+428=7596
逻辑地址4500：
页号：4500/1024=4
第四章 存 储 器 管 理
问题：
在分页系统中，内存的利用率是不是就 可以达到100%了？ 由于进程的最后一页经常装不满一块 而形成了不可利用的碎片，称之为“页内 页内 碎片”。 碎片
第四章 存 储 器 管 理
2) 页面大小 在分页系统中的页面其大小应适中： 页面 太小 太大 页面数 分配时间 多 少 长 短 内存碎片 减小 变大 内存利 用率 高 低
n
1742 外部页表
1023 0 1 2 第n页页表 1468
图 4-4 两级页表结构 1023
… … … 内存空间
114 1151468第四章 存 Nhomakorabea 器 管 理
（2）地址变换机构
外部页号 P1 外部页内地址 页内地址 P2 d
逻辑地址
外部页表寄存器
＋
… 外部页表
＋
… 页表
b d 物理地址
图 4-5 具有两级页表的地址变换机构
第四章 存 储 器 管 理
4.4.2 地址变换机构
假设页面大小为1K 假设页面大小为
1. 基本的地址变换机构
越界中断 逻辑地址 3100 页表寄存器
页表始址 页表长度
≥
页号 3
页内地址 28
块号 页号 0 1 2 3 … 页表 物理地址 9244 1 3 4 9
页号
计算公式：物理地址 块号 页面大小+块内地址 块号*页面大小 计算公式：物理地址=块号 页面大小 块内地址
0 1
块 号 2 4 6 7
逻辑地址3500：
页号：3500/1024=3 对应物理块号：7 页内地址：428
2 3
故物理地址为: 7*1024+428=7596
逻辑地址4500：
页号：4500/1024=4
第四章 存 储 器 管 理
问题：
在分页系统中，内存的利用率是不是就 可以达到100%了？ 由于进程的最后一页经常装不满一块 而形成了不可利用的碎片，称之为“页内 页内 碎片”。 碎片
第四章 存 储 器 管 理
2) 页面大小 在分页系统中的页面其大小应适中： 页面 太小 太大 页面数 分配时间 多 少 长 短 内存碎片 减小 变大 内存利 用率 高 低
n
1742 外部页表
1023 0 1 2 第n页页表 1468
图 4-4 两级页表结构 1023
… … … 内存空间
114 1151468第四章 存 Nhomakorabea 器 管 理
（2）地址变换机构
外部页号 P1 外部页内地址 页内地址 P2 d
逻辑地址
外部页表寄存器
＋
… 外部页表
＋
… 页表
b d 物理地址
图 4-5 具有两级页表的地址变换机构
第四章 存 储 器 管 理
4.4.2 地址变换机构
假设页面大小为1K 假设页面大小为
1. 基本的地址变换机构
越界中断 逻辑地址 3100 页表寄存器
页表始址 页表长度
≥
页号 3
页内地址 28
块号 页号 0 1 2 3 … 页表 物理地址 9244 1 3 4 9
《计算机操作系统》课件第4章
18
第四章 存 储 器 管 理
3. 运行时动态链接(Run-time Dynamic Linking) 在许多情况下，应用程序在运行时，每次要运行的模块 可能是不相同的。但由于事先无法知道本次要运行哪些模块， 故只能是将所有可能要运行到的模块全部都装入内存，并在 装入时全部链接在一起。显然这是低效的，因为往往会有部 分目标模块根本就不运行。比较典型的例子是作为错误处理 用的目标模块，如果程序在整个运行过程中都不出现错误， 则显然就不会用到该模块。
2
第四章 存 储 器 管 理
4.1.1 多层结构的存储器系统 1. 存储器的多层结构 对于通用计算机而言，存储层次至少应具有三级：最高
层为CPU寄存器，中间为主存，最底层是辅存。在较高档的 计算机中，还可以根据具体的功能细分为寄存器、高速缓存、 主存储器、磁盘缓存、固定磁盘、可移动存储介质等6层。 如图4-1所示。
19
第四章 存 储 器 管 理
4.3 连续分配存储管理方式
4.3.1 单一连续分配 在单道程序环境下，当时的存储器管理方式是把内存分
为系统区和用户区两部分，系统区仅提供给OS使用，它通常 是放在内存的低址部分。而在用户区内存中，仅装有一道用 户程序，即整个内存的用户空间由该程序独占。这样的存储 器分配方式被称为单一连续分配方式。
9
第四章 存 储 器 管 理
4.2 程序的装入和链接
用户程序要在系统中运行，必须先将它装入内存，然后 再将其转变为一个可以执行的程序，通常都要经过以下几个 步骤：
(1) 编译，由编译程序(Compiler)对用户源程序进行编译， 形成若干个目标模块(Object Module)；
(2) 链接，由链接程序(Linker)将编译后形成的一组目标 模块以及它们所需要的库函数链接在一起，形成一个完整的 装入模块(Load Module)；
第四章 存 储 器 管 理
3. 运行时动态链接(Run-time Dynamic Linking) 在许多情况下，应用程序在运行时，每次要运行的模块 可能是不相同的。但由于事先无法知道本次要运行哪些模块， 故只能是将所有可能要运行到的模块全部都装入内存，并在 装入时全部链接在一起。显然这是低效的，因为往往会有部 分目标模块根本就不运行。比较典型的例子是作为错误处理 用的目标模块，如果程序在整个运行过程中都不出现错误， 则显然就不会用到该模块。
2
第四章 存 储 器 管 理
4.1.1 多层结构的存储器系统 1. 存储器的多层结构 对于通用计算机而言，存储层次至少应具有三级：最高
层为CPU寄存器，中间为主存，最底层是辅存。在较高档的 计算机中，还可以根据具体的功能细分为寄存器、高速缓存、 主存储器、磁盘缓存、固定磁盘、可移动存储介质等6层。 如图4-1所示。
19
第四章 存 储 器 管 理
4.3 连续分配存储管理方式
4.3.1 单一连续分配 在单道程序环境下，当时的存储器管理方式是把内存分
为系统区和用户区两部分，系统区仅提供给OS使用，它通常 是放在内存的低址部分。而在用户区内存中，仅装有一道用 户程序，即整个内存的用户空间由该程序独占。这样的存储 器分配方式被称为单一连续分配方式。
9
第四章 存 储 器 管 理
4.2 程序的装入和链接
用户程序要在系统中运行，必须先将它装入内存，然后 再将其转变为一个可以执行的程序，通常都要经过以下几个 步骤：
(1) 编译，由编译程序(Compiler)对用户源程序进行编译， 形成若干个目标模块(Object Module)；
(2) 链接，由链接程序(Linker)将编译后形成的一组目标 模块以及它们所需要的库函数链接在一起，形成一个完整的 装入模块(Load Module)；
唐朔飞《计算机组成原理》(第2版)配套题库-课后习题-存储器【圣才出品】
圣才电子书
十万种考研考证电子书、题库视频学习平台
第 4 章 存储器
1．解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、 EEPROM、CDROM、Flash Memory。
答：主存：又称内存，直接与 CPU 交换信息。与辅存相比，主存速度快、容量小、每 位价格高。主要是由随机存储器和只读存储器构成的。
2 / 31
圣才电子书 十万种考研考证电子书、题库视频学习平台
前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储 器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址 空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间 的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
3．存储器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何管理这 些层次？
答：存储器的层次结构主要体现在 Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分 析，CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存 储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个 存储系统来看，就达到了速度快、容量大、价位低的优化效果。 主存与 Cache 之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目
5．什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存取周期为 200 ns，则 存储器的带宽是多少？
十万种考研考证电子书、题库视频学习平台
第 4 章 存储器
1．解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、 EEPROM、CDROM、Flash Memory。
答：主存：又称内存，直接与 CPU 交换信息。与辅存相比，主存速度快、容量小、每 位价格高。主要是由随机存储器和只读存储器构成的。
2 / 31
圣才电子书 十万种考研考证电子书、题库视频学习平台
前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储 器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址 空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间 的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
3．存储器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何管理这 些层次？
答：存储器的层次结构主要体现在 Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分 析，CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存 储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个 存储系统来看，就达到了速度快、容量大、价位低的优化效果。 主存与 Cache 之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目
5．什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存取周期为 200 ns，则 存储器的带宽是多少？
西安电子科技大学_计算机组成与体系结构_第4章存储系统_课件PPT
的时间一样。
存取方式 读写功能
随机读写：RAM 顺序(串行)访问：
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失：RAM 非易失：
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关，随机读 写其任一单元所用
无
36
8086系统总线
D0～D7
A1～A13 MEMR MEMW
A0
D8～D15 A1～A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性： 平均故障间隔时间（MTBF）
存取方式 读写功能
随机读写：RAM 顺序(串行)访问：
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失：RAM 非易失：
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关，随机读 写其任一单元所用
无
36
8086系统总线
D0～D7
A1～A13 MEMR MEMW
A0
D8～D15 A1～A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性： 平均故障间隔时间（MTBF）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
+VG +V +VD +V G D
E2PROM结构示意图
五、Flash存储器
闪速存储器（ Flash Memory ）是一种新型的 半导体存储器，由于它具有可靠的非易失性、电 擦除性以及低成本（单管），对于需要实施代码 或数据更新的嵌入式应用是一种理想的存储器， 而且它在固有性能和成本方面有较明显的优势。
0000
… AABBCCDD 023FAB04 … … F0EE1221 … 54 0008 0004 0000 FFFC FFF8 0000 … FF44EE00 00112233 FFF8 0004 0000 00 01
(3) E2PROM电可擦除。
源极
多晶硅浮置栅 S SIO2 P
漏极
D
SIO2
字选线
+++
P
位 线
场 效浮 应置 管栅
N基底
(a) EPROM的基本存储结构
(b) 浮置栅雪崩注入型场效应管结构
EPROM的基本存储电路和FAMOS结构
四、电可擦除可编程ROM（EEPROM）
E2PROM 是一种在线（即不用拔下来）可编 程只读存储器，它能像 RAM 那样随机地进行改 写，又能像 ROM 那样在掉电的情况下所保存的 信息不丢失，即E2PROM兼有RAM和 ROM的双 重功能特点，如图4.18所示。 E2PROM 的另一个优点是擦除可以按字节分 别进行（不像 EPROM擦除时把整个片子的内容 全变为“1”）。
FFFFFH A0000H 9FFFFH
3、扩展内存
高档CPU的可以扩展到64GB（36位地址）
内存区
00000H
三、16位微机内存的组织
1、按字节访问
A0=0,BHE=1 访问偶地址， 数据在D0—D7上传输。 A0=1,BHE=0 访问奇地址， 数据在D8—D15上传输。 奇地址 D15-D8 A19－A1 BHE A0 偶地址 D7-D0
特点：
(1) 器件制造厂在制造时编制程序,用户
不能修改。
(2) 用于产品批量生产。
(3) 可由二极管和三极管电路组成。
二极管ROM阵列
VCC
R
1 字 线 2
R
R
R
3
4
位 字 1 4 0 3 1 2 0 1 1
位4
位3
位2
位1
2
3 4
0
0 0
0
1 1
1
0 1
0
1 1
输出数据数
二、可编程ROM (PROM) 特点：
特点：
(3) 可直接执行
由于省去了从磁盘到RAM的加载步骤，查 询或等待时间仅决定于闪速存储器，用户可充分 享受程序和文件的高速存取以及系统的迅速启动 。
(4) 固态性能
闪速存储器是一种低功耗、高密度且没有移 动部分的半导体技术。便携式计算机不再需要消 耗电池以维持磁盘驱动器运行，或由于磁盘组件 而额外增加体积和重量。用户不必再担心工作条 件变坏时磁盘会发生故障。
选中的字线 输出M位
…
N根字线 N=2p 个地址
单译码寻址示意图
(2) 双译码方式
双译码方式采用的是两级译码电路。当字选 择线的根数N很大时，N=2p中的p必然也大，这时 可将p分成两部分，如：N=2p=2q+r=2q×2r=X×Y， 这样便将对N的译码分别由X译码和Y译码两部分 完成。
A0 A1
功能：存储当前不参加运行的程序和数据。 特点： CPU不能直接访问，配备专门设 备才能进行交换信息，容量大，
存取速度慢。
3. 半导体存储器分类
双极型 半 导 体 存 储 器
读写存储器 RAM
静态随机SRAM MOS 动态随机DRAM 掩膜ROM 一次性编程 PROM 可擦除 EPROM 紫外光擦除 UREPROM 电擦除 EEPROM
(1) 每次读出后，内容被破坏，要采取恢复
措施，即需要刷新，外围电路复杂。 (2) 集成度高，功耗低。
下图为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。 行选择信号
T1
CS
刷新放大器
列选择 信号
T2
数据I/O线
单管DRAM基本存储元电路
4.1.3 只读存储器ROM
一、掩膜ROM
2、按字访问 A0＝0,BHE=0,数据在D0－ D15上传输。 对准方式：1个总线周期 非对准方式：2个总线周期， 高8位在奇地址，低8位在偶地 址。
D15—D0
四、32位微机存储器组织
A31－A2 BHE3 BHE2 BHE1 BHE0
D31-D24
D23-D16
D15-D8
D7-D0
D31—D0
2164
2164
以上存储器系统存在哪些问题？怎样解决？
A19 A18 A17 A16 A15 Y0 2－4 Y1 Y2 译码器 Y3
A0—A14
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
62256
D0－D7 D0—D7
62256
D0－D7
62256
第 4章
主要内容：
存储器和高速缓存技术
※存储器的分类和构成原理 ※存储器的扩展 ※微型计算机存储器体系结构 ※高速缓存技术
4.1 存储器分类和结构
4.1.1 存储器分类
1. 内存储器(内存或主存)
功能：存储当前运行所需的程序和数据。 特点：CPU可以直接访问并与其交换信
息，容量小，存取速度快。
2. 外存储器( 外存)
4.3 高速缓存技术CACHE
一、概述
1、CACHE系统的3个部分
CACHE模块：快速的SRAM； 主存：DRAM；
CACHE控制器
2、CACHE命中率
二、组织方式
1、全相连方式
原理：主存中的一个区块可以映射到CACHE的任何地方
特点：为映射主存的区块提供的极大的灵活性。
缺点：CPU在确定数据是否在CACHE中时，需要比对每个块区的地址，
高端内存区时主板BIOS等ROM使用的专用地址 区，容量为384KB，地址范围：9FFFFH--FFFFFH
扩展 内存区
其中F0000H--FFFFFH,64KB为BIOS区
A0000H--BFFFFH,128KB为显示缓冲区 C0000H--DFFFFH,128KB,硬盘、网卡等缓冲区
高端
内存区 基本
则需要浪费许多的时间。
31 DRAM/ CACHE选择 22位块区地址 000000 FFE2C4 20FEF8 FFFFFC . . . EF526C 13F674 2816位次 SRAM
23
2 1 0
块区地址
主存32位地址
块内 字节 地址 主存 00100010 24243030 FFFFFC FFE2C4 EF526C
3、在实模式下，CPU能使用到的最大存储空间是多少？为什么？
4、有一种存储芯片24256（256K×4位），需要组成存储空间为1MB 的存储系统，需要这种芯片多少？并画出与CPU连接的简单示意图。
4.2 微型计算机存储器体系结构
本节次课主要内容： 1、微型计算机系统内存体系结构
※ ※
内存的分布 内存的组织
只读存储器 ROM 可编程ROM
4. 存储器的译码结构
(1) 单译码方式
单译码方式是一个“N中取1”的译码器，如图 4.4所示。译码器输出驱动N根字线中的一根，每根 字线由M位组成。若某根字线被选中，则对应此线 上的M位信号便同时被读出或写入，经输出缓冲放
大器输出或输入一个M位的字。
p个输入 Ap-1 Ap-2 … A1 N 取 1 译 码 器 D0 M 位 位 线 D1 … D M －1 Wn-1 … W1 W0 输 出 缓 冲 放 大 器 A0 基本存储电路
4字节数据块 10247560 24243030 21000031 00100010 . . . 6F7292FF E3013131 4096位次 SRAM
6F7292FF . . . 21000031
E3013131 10247560 16M DRAM
20FEF8 13F674 000000
2、直接映像方式 原理：主存的一个块区映射到CACHE的一个固定的地方
源线Us FLASH存储阵列
4.1.4
存储器的扩充
举例：使用62256（32K×8位）芯片和2164 （64K×1位）为 8086CPU组织128KB存储系统。
A16 A15
Y0 2－4 Y1 Y2 译码器 Y3
A0—A14
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
31
23 标记
15 索引 主存32位地址
2 1 0 块内 字节
DRAM/ CACHE选择
地址
主存 12F122FF 023FAB04 …
索引 FFFC FFF8
标记 FF
8位标记 FFFC FFF8 … 0008 0004 0000 索引 FF 01 .. 54 00 00 16KB
数据块 12F122FF F0EE1221 … AABBCCDD FF44EE00 00112233 64KB
(1) 出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置(编程)。 (3) 只能使用一次，一旦进行了编程不能擦 除其内信息。
熔丝式PROM的基本存储结构
三、可擦除、可编程ROM（EPROM） 特点：
(1) 可以多次修改擦除。
(2) EPROM通过紫外线光源擦除(编程后，
窗口应贴上不透光胶纸)。
※ 闪速存储器可实现大规模电擦除。 ※ 闪速存储器的擦除功能可迅速清除整个器 件中所有内容。