数字下变频中抽取滤波器的设计
实验5 频率采样法设计FIR数字滤波器
实验5 频率采样法设计FIR 数字滤波器1．实验目的（1）掌握利用直接设计法实现频率采样法设计FIR 滤波器的基本原理。
（2）掌握利用最优设计法实现频率采样法设计FIR 滤波器的基本原理。
（3）掌握利用MA TLAB 语言实现直接设计法和最优设计法的方法。
2．实验原理（1）FIR 数字滤波器设计的实质求()j d H e ω的有限项傅里叶级数的系数，然后用有限项傅里叶级数去近似代替无限项傅里叶级数，在最小均方误差准则下最佳逼近()d h n 。
（2）用频率采样法设计滤波器的基本原理设待设计的滤波器的传输函数用()j d H e ω表示，对它在0ω=到2π之间等间隔采样N 点，得到()d H k ，则2()()N jw d d w k H k H e π==，0,1,,1k N =-对N 点()d H k 进行IDFT ，得到()h n ，2101()()N N j kn d n h n H k e N π-==∑，0,1,,1n N =- ()h n 就是所设计的滤波器的单位取样响应，其系统函数10()()N n n H z h n z --==∑。
（3）直接频率采样设计法的基本原理当FIR 滤波器满足第一类线性相位条件时，()h n 是实序列，()(-1)h n h N n =-，此时有：()()()j j d g H e H e ωθωω=，1()2N θωω-=-（1）式 N=I ()(2)N=II ()(2)g g H H ωπωωπω=-⎧⎪⎨=--⎪⎩g g 奇数时(型)：H 偶数时(型)：H 在0~2π之间等间隔频率采样N 点，采样时的频率转换关系为：2k k N πω=，0,1,2,,1k N =- （2）式 由（1）式可以得到采样点上的样本值为： ()2=()()()j j k d d g k N H e H k H k e ωθπω== （3）式2121()()2k NN N k k k N N πωπθωθπ=--=-==-N=I ()()N=II ()()g g k H N k k H N k =-⎧⎪⎨=--⎪⎩g g 奇数时(型)：H 偶数时(型)：H ()()偶对称奇对称 设用理想低通作为希望设计的滤波器，截止频率为c ω，采样点数Ｎ，则频率采样点c k 、频率采样值()g H k 、相位采样值()k θ的参数计算方法为：①c k 的计算方法由（2）式2k k N πω=可得到2c c k N ωπ=。
数字下变频中抽取滤波器的设计
数字下变频中抽取滤波器的设计
高媛菲
【期刊名称】《桂林电子科技大学学报》
【年(卷),期】2009(029)006
【摘要】数字下变频是软件无线电的关键技术之一,数字下变频的实现关键在于抽取滤波器的设计与实现.针对输入到数字下变频系统中的信号采样率很高的问题,选用积分梳状(CIC)滤波器与半带(HB)滤波器这两种比较特殊的滤波器来完成下变频采样速率的抽取以及信号滤波.通过比较分析影响CIC滤波器的特性参数,选取了优化CIC滤波器性能的一组参数,对其进行设计.为了减小了滤波器的采样点数,降低滤波器的成本,避免出现频率特性中的突跳,选用最优等波纹法设计HB滤波器.基于Systemgenerator的设计仿真与基于FPGA芯片的硬件设计,均可以有效地验证算法,但前者降低了实验成本,缩短了实验周期,而且设计更加实用.
【总页数】5页(P467-471)
【作者】高媛菲
【作者单位】桂林电子科技大学信息与通信学院,广西,桂林,541004
【正文语种】中文
【中图分类】TN924
【相关文献】
1.数字下变频器中多级抽取滤波器的设计与实现 [J], 申东;罗进文
2.数字下变频中抽取滤波器的仿真与实现 [J], 陈惠兵;杨惠
3.一种数字下变频器中抽取滤波器链的设计与实现 [J], 薛继华
4.数字下变频中抽取滤波器的设计及FPGA实现 [J], 周云;冯全源
5.基于高效抽取滤波器的数字下变频设计 [J], 杨灵;吴黎晖;张蕴玉
因版权原因，仅展示原文概要，查看原文内容请购买。
数字下变频的抽取滤波器组的ASIC设计
谢谢观看
2、可扩展性：数字下变频技术可以通过软件编程实现不同的频率转换，便于 系统的升级和扩展。
3、低功耗：数字下变频技术使用数字电路实现，相对于模拟电路，具有较低 的功耗。
4、高可靠性：数字下变频技术具有较高的稳定性和可靠性，不受环境因素的 影响。
参考内容
引言
数字下变频（DDC）和匹配滤波器是数字信号处理领域的两个重要概念。数字 下变频是将高频信号转换为低频信号的过程，而匹配滤波器则是一种用于信号 检测和识别的滤波器。本次演示旨在探讨基于FPGA的数字下变频及匹配滤波器 的研究，旨在实现高效、实时的信号处理，提高系统性能。
数字滤波器的基本概念
数字滤波器是一种通过数字计算方法对输入信号进行滤波处理的装置。与模拟 滤波器不同，数字滤波器具有更高的稳定性和精度，可以实现对输入信号的任 意处理，并且不会受到环境温度和噪声的干扰。数字滤波器可以根据不同的应 用场景进行分类，如低通滤波器、高通滤波器、带通滤波器和陷波滤波器等。
匹配滤波器
匹配滤波器是一种特殊的滤波器，其作用是最大化输出信号的信噪比。匹配滤 波器的输出与输入信号具有相同的幅度和相位响应，因此它可以有效地提高信 号的能量，降低噪声的干扰。在实际应用中，匹配滤波器的设计通常采用恒定 幅度和恒定相位响应的滤波器，其实现方法包括时域和频域两种方法。在数字 下变频中，匹配滤波器可以有效地提高信号的质量和分辨率。
结论
本次演示对数字滤波器的设计技术进行了详细的介绍，包括其基本概念、分类、 设计原理以及多种设计方法。通过这些内容的介绍，可以了解到数字滤波器设 计技术在信号处理领域中的重要性和广泛应用。随着科技的不断发展和进步， 相信数字滤波器的未来发展将会更加广阔，其在新型滤波器、高速滤波器和多 维滤波器等方面的研究与应用将会得到更深入的拓展。
基于高效抽取滤波器的数字下变频设计
基于高效抽取滤波器的数字下变频设计本文旨在研究基于高效抽取滤波器的数字下变频设计技术，以期更好地利用有限的信号处理资源来实现数字下变频（DFD）。
首先，本文介绍了DFD的基本原理，其次，介绍了采用高效抽取滤波器（EEF）来实现DFD的技术实现。
接下来，本文对该技术实现进行了仿真与实际测试，验证了该设计技术的可行性和有效性。
最后，本文给出了基于调制失真指标的EEF性能优化结果，展示了EEF设计的有效性。
数字下变频（DFD）是一种用数字技术实现的下变频，它在下变频技术发展过程中起着重要作用。
DFD克服了传统下变频技术较大抗扰度、稳定性低和受环境温度变化影响较大等缺点，可以帮助用户实现越来越高的灵敏度和可靠性。
但是，DFD在技术实现上也存在一些问题，例如系统复杂度高，信号处理资源有限，在实现高精度、高效率的DFD设计方面存在困难。
高效抽取滤波器（EEF）是一种可以有效利用信号处理资源的滤波器设计方案，可以在信号处理资源有限的情况下实现高性能的DFD 设计。
EEF的设计主要基于抽取滤波器和阶梯滤波器的设计策略，通过它可以实现DFD中的低失真和宽合成带宽，以提高DFD的性能。
为了证明采用EEF来实现DFD的可行性和有效性，本文对该技术进行了数字仿真和实际测试，并通过仿真和测试得出了相应的性能指标。
仿真结果表明，在信号处理资源有限的情况下，EEF的性能要比传统的滤波器设计更好，可以实现较低的失真和I/Q相位偏移，从而获得更高的性能。
实际测试同样得出了有利于EEF的结果，其测量结果与仿真结果接近，表明采用EEF来实现DFD具有良好的可行性和有效性。
另外，为了提高EEF系统的性能，本文还对EEF进行了性能优化，采用调制失真指标作为优化目标，有效地降低了EEF系统的失真，并提高了系统的回报率和精度，为DFD的应用提供了良好的技术支持。
综上所述，采用基于高效抽取滤波器的数字下变频设计技术可以在信号处理资源有限的情况下实现高性能的DFD设计，并在失真、回报率和精度等方面取得了良好的结果。
数字下变频器中多级抽取滤波器的设计与实现
0 引言
软件无线电代表着包括无线通信在内的几乎所 有的无线电电子信息系统的发展趋势 ,其核心思想就 是将 A/ D、D/ A(模数/ 数模) 变换器尽量靠近天线 ,以 信号的充分数字化为前提 ,依靠软件来实现无线电的 各项功能[1] . 在这种框架下 ,采样尽量往射频高端搬 移. 但在现阶段 ,由于各种关键器件 ,特别是受 ADC (模数变换器) 和 DSP (数字信号处理器) 发展水平的 限制 ,数字中频软件无线电正成为理想软件无线电的 一种经济、适用的折中选择. 为了解决高速 A/ D 与 DSP 处理能力的矛盾 ,本文采用 DDC(数字下变频) 技 术.
兰州交通大学学报 (自然科学版) Journal of Lanzhou Jiaotong University (Natural Sciences)
文章编号 :100124373 (2004) 0420071203
Vol. 23 No. 4 Aug. 2004
数字下变频器中多级抽取滤波器的设计与实现Ξ
CIC 滤波器抽取输出后 , 在有用信号带宽内混叠衰
减要大于一定的值[3] . 如果单级衰减不满足要求 ,则
可采用级联的方式 , 这时的阻带衰减为单级的 M
倍 ,即 Mαs , M 为级数. CIC 滤波器设计考虑的第二 个问题时在ω = ω1 处的幅度不能够下降太多 ,即在 ω1 处的衰减 αp 不能太大 ,αp 如式 (2) 所示 :
计 CIC 滤波器. 图 2 是用等波纹法设计的单级 CIC 滤
波器的幅频响应图. 由于单级衰减 αs 太小 , 不满足 要求 ,此时可采用 4 级级联 , 其阻带衰减为 Mαs = 68. 28 dB ,通带衰减为 Mαp = 0. 896 dB. 可见 ,采用 4
∑-△ADC数字抽取滤波器的设计方法
个 样 点读取 一 个 所示
值就行 了
抽 取 滤 波器频 率 响 应 如 图
图
:
2
抽 取 滤 波 器 孩率 响 应
、
图 中 几 为祖 带 下限 翔本 , 凡 凡 分 别为 通带波 纹 和 阻 带 位 纹
.
数字抽 取 滤 波 器 类型的 选 择
数字 抽琅 滤 波 器 是 一 个 典 型 的数 字 低 通 滤波 器
。
第
,
4
卷
第
1期
刘益 成
:
2 △ A 以二 数字抽 取 滤 波 器 的设 计 方法
一
因 此 理 论 上 既 可 采 用 有 限脉 冲响 应 ( I F R ) 数 字 滤 波 器 也 可采 用 无 限脉 冲 响应 ( n R ) 数
,
字滤 波器来 实现
s f
,
。
由图
1 (a )
可 见 我们 只 需要 计算抽 样 率为 人 / M 的输 出 而不 必 以 抽 样
。
位
。
自 问 世 以 来 在 高精
,
度 的 数 据 采集 领 域 中获 得 了 广 泛 应 用
,
它 由两 个相 对 独 立的部 分 冬 △ 调制 器 和 数字 抽取
。
滤 波 器 组 成 其 中 数 字 抽 取 滤 波 器 是 整 个 转换 器 的核心 数 字抽取 滤 波 器 是 一 种 数字 低 通 滤 波 器 在 冬△
即有
:
X (f ) 一
艺
X
。
。
( f 十 2 二m f s
)
( 1)
式 中 f 为模 拟 信 号 的采样 频率 如果
迭 失真
。 。
DDC中的抽取滤波器设计及FPGA实现
图 7a I 路时域波形
7 结束语
从理论分析和实验结果看出 ,本文的系统设计和实现方案 可以达到指标要求 ,而且通过 CIC 的特有性质 ,可以在高速数据 流下完成滤波工作 ,而 FIR 滤波则在两级抽取之后的低速率条 件下完成。采用目前的 FPGA 和 DSP 器件完全可以实现。
图 7b Q 路时域波形
设计系统应用于某气象雷达中频信号处理部分 ,要求模 拟中 频 输 入 带 宽 0. 3MHz ,中 心 频 率 60MHz , 采 样 频 率 52. 8Msps ,输出数据率为 1. 2Msps。所以我们必须进行 44 倍抽 取 。设计分三级抽取完成 44 倍抽取 。第一级完成 11 倍抽 取 ,用 CIC 滤波器实现 ;第二级完成 2 倍抽取 ,用 HB 滤波器
H( z)
D- 1
= ∑ h ( n) n=0
z-
n
=11-
z- D z- 1
(2)
CIC 滤波器的频率响应为 :
H( eωj )
=
D·S a
(ω2D)
·S a
-
1
(
ω 2)
(3)
图 2a 单级 CIC 幅频特性 由图 2a 可见单级 CIC 滤波器的旁瓣电平是比较大的 , 只比主瓣低 13 个 dB 左右 ,这也就意味着阻带衰减很差 ,是 难以满足实用要求的 。为了降低旁瓣电平 ,我们采用多级 CIC 级联的办法 ,由图 2b 可见 5 级级联 CIC 滤波器具有了 67dB 左右的阻带衰减 ,基本能满足实际要求 。
数字下变频 抽取滤波 CIC 滤波器 HB 滤波器 FIR 滤波器
Abstract This paper describes the system design of decimation filter and the implementing method. Through the cas2 cade of CIC filter , HB filter and FIR filters , the data frequency is cut down. The method is validated by the test results.
基于数字下变频的低通滤波器设计
基于数字下变频的低通滤波器设计基于数字信号处理的低通滤波器设计低通滤波器是一种常见的数字信号处理技术，用于滤除高频噪声或限制信号的频率范围。
它可以帮助我们获取干净的信号，并提高信号的质量和可靠性。
基于数字信号处理的低通滤波器设计可以通过数字下变频的方式实现。
数字下变频是指将信号的采样频率降低到所需范围内，以滤除高频成分。
下面我们将详细介绍基于数字信号处理的低通滤波器设计的原理和实现步骤。
我们需要明确设计低通滤波器的频率响应要求。
根据实际应用需求，我们可以选择不同的截止频率和滤波器类型。
常见的滤波器类型有巴特沃斯滤波器、切比雪夫滤波器和椭圆滤波器等。
接下来，我们需要进行滤波器的设计。
设计低通滤波器的一种常用方法是将模拟滤波器转换为数字滤波器。
这可以通过脉冲响应不变法或双线性变换法来实现。
脉冲响应不变法是指通过将模拟滤波器的脉冲响应和数字滤波器的脉冲响应进行匹配来实现滤波器的设计。
双线性变换法则是通过将模拟滤波器的频率响应和数字滤波器的频率响应进行匹配来实现滤波器的设计。
在设计过程中，我们还需要确定滤波器的阶数。
阶数越高，滤波器的陡峭度和滤波器的性能也会相应提高。
但是阶数过高也会导致计算复杂度的增加。
设计完成后，我们需要将滤波器的参数转化为差分方程的形式。
通过差分方程，我们可以实现滤波器的数字实现。
差分方程可以通过滤波器的传输函数进行转换。
在实际实现中，我们可以使用MATLAB等数字信号处理工具进行滤波器的设计和仿真。
通过调整滤波器的参数和结构，我们可以实现不同频率响应和滤波器性能的要求。
我们需要对设计的滤波器进行验证和评估。
通过输入测试信号并进行滤波处理，我们可以观察滤波器的输出结果，并对滤波器的性能进行评估。
常见的评估指标包括滤波器的幅频响应、相频响应、群延迟和滤波器的稳定性等。
基于数字信号处理的低通滤波器设计是一项重要的技术，它在实际应用中具有广泛的应用前景。
通过合理设计和实现，我们可以滤除噪声和提高信号质量，从而提高系统的性能和可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ξ
摘 要: 数字下变频是软件无线电的关键技术之一, 数字下变频的实现关键在于抽取滤波器的设计与实现。针对输 入到数字下变频系统中的信号采样率很高的问题, 选用积分梳状 ( C IC ) 滤波器与半带 (HB ) 滤波器这两种比较特殊 的滤波器来完成下变频采样速率的抽取以及信号滤波。 通过比较分析影响C IC 滤波器的特性参数, 选取了优化C IC 滤波器性能的一组参数, 对其进行设计。 为了减小了滤波器的采样点数, 降低滤波器的成本, 避免出现频率特性中 的突跳, 选用最优等波纹法设计HB 滤波器。基于 System genera to r 的设计仿真与基于 FPGA 芯片的硬件设计, 均可 以有效地验证算法, 但前者降低了实验成本, 缩短了实验周期, 而且设计更加实用。 关键词: 积分梳状 (C IC ) 滤波器; 半带 (HB ) 滤波器; System genera to r 中图分类号: TN 924 文献标识码: A 文章编号: 16732808X ( 2009) 0620467205
它的实现框图见图 1, 图 2 所示:
波器级联级数。 N 级C IC 滤波器级联, 包含N 个积分 器和N 个梳状滤波器。 N 级C IC 滤波器的传递函数: ( 1 - z - DM ) N H (z ) = H 1 (z ) H 2 (z ) = (1 - z - 1) N
1. 2 C IC 滤波器的特性参数分析
图 6 C IC 滤波器的抽取模型
图 7 C IC 抽取前后波形对比
2 半带滤波器的设计与实现
2. 1 半带滤波器的原理及性质
图 5 五级 C IC 滤波器级联的频率响应
1. 3 利用 System genera to r 进行 C IC 抽取系统的建
模 在M A TLAB 中利用 System genera to r 里面的模
图 8 半带滤波器的频率响应
( ) ) H ( e j Π- w ) = 1 - H ( e jw H ( e j Π 2 ) = 0. 5 1, k = 0 h ( k ) = 0, k = ± 2, ± 4, … 可见半带滤波器的冲激响应只有零点处不为零, 其他 偶数点都为零。
从图 3 可以看出 C IC 滤波器的特性完全由M 、 N、 D 决定。 当N 、 D 值一定时, 滤波器的阻带衰减随 着M 的增大而增大, 当M 、 D 值一定时, 滤波器的阻 带衰减随着N 值的增大而增大, 当N 、 M 值一定时, 滤波器的阻带衰减随着D 的增大而增大。 但是各个参 数不能随意选择, 需按照最优性能要求来选择合适的 参数。
2009 年 12 月 4 7 桂林电子科技大学学报 0
等: ∆S = ∆P = ∆[ 5 ] , 半带滤波器具有如下性质:
接下来用等波纹法设计同样技术指标的低通滤 波器, 得到滤波器的幅度响应如图 11 和实际脉冲响 应如图 12 所示。
Ξ
波器能够完成采样速率很高的降速; 用HB 半带滤波 器滤波, 可以减少一半的乘加运算。 这两种滤波器在 数字下变频系统中是不可或缺的。
1 C IC 滤波器的设计与实现
1. 1 C IC 滤波器的原理 C IC 滤波器是近年来在下变频中用得最多的一
种技术, C IC 滤波器在多速率信号处理中具有特别重 要的位置, 它可以充当内插滤波器, 也可以充当抽取 滤波器, 主要取决于积分器和梳状滤波器的连接顺 序。 C IC 滤波器的结构包含两个部分: 积分器 H 1 ( z )
块搭建一个简单的抽取模型, C IC 滤波器对信号进行 16 倍抽取, 如图 6 所示[ 4 ]。 对建立的模型进行仿真, 输入输出图形进行对 比, 从图 7 中可以看出能够达到所要的抽取效果。 从上面的建模仿真可以看出 System genera to r 设 计和仿真操作简单易用, 也可以有效地验证算法, 将 结果很直观地表现了出来。 与FPGA 设计相比缩短了 试验周期。
图 11 幅度响应
2. 2 半带滤波器的设计
低通滤波器的设计有很多种方法, 比较简单直观 的方法是窗函数法: 矩形窗, 三角窗, 汉宁窗, 海明窗, 布拉克曼窗, 波纹设计法。 在这里分别用凯泽窗 和最优化等波纹法来设计一个低通滤波器[ 6 ] , 对其进 行分析比较。 滤波器的技术指标: 通带截止频率为 012Π , 阻带起始频率为0. 35Π , 通带波动为0. 25 dB , 阻 带衰减为50 dB。 先用凯泽窗对滤波器进行设计, 由设 计程序运行得到滤波器的幅度响应如图 9 和实际脉 冲响应如图 10 所示。
无线通信在现代通信中占据着极其重要的位置, 被广泛应用于商业、 气象、 军事、 民用等领域。 软件无 线电是一种新的无线通信技术, 它的基本思想是以一 个通用、 标准、 模块化的硬件平台为依托, 通过软件编 程来实现无线电台的各种功能。 它是未来通信乃至未 来无线电技术的发展方向。 数字下变频是软件无线电 的关键技术之一[ 1 ]。 数字下变频的基本功能就是将速 率较高的数字中频信号下变频为数字基带信号, 并降 低信号的采样速率, 然后再进行基带部分的解调[ 2 ]。 这就需要满足要求的数字滤波器, 该滤波器的性能好 坏直接影响到取样率变换的效果。积分梳状 (C IC ) 滤 波器和半带 (HB ) 滤波器是高效滤波器, 使用 C IC 滤
第 29 卷 第 6 期 2009 年 12 月
桂林电子科技大学学报
Journa l of Gu il in Un iversity of Electron ic Technology
. 29,N o. 6 Vol D ec. 2009
数字下变频中抽取滤波器的设计
高媛菲
( 桂林电子科技大学 信息与通信学院, 广西 桂林 541004)
图 1 积分滤波器的基本结构
下面对决定 C IC 幅频特性的参数进行分析对比 ( 抽取因子D , 差分延迟M , 滤波器级联级数N ) :
图 3 C IC 幅频特性的参数对比图
第 6 期 高媛菲: 数字下变频中抽取滤波器的设计 469
半带滤波器是一种特殊的F IR 滤波器, 在多速率 信号处理中有着至关重要的作用。 这种滤波器特别适 N 合作变换因子为 2 倍的抽取或内插运算, 计算效率 高, 实时性强, 在高倍抽取时, 大都采用多个半带滤波 器级联的方式。 所谓的半带滤波器是指其频率响应如 图 8 所示满足以下关系的 F IR 滤波器: 通带边频与阻 带边频的关系: w A + w C = Π ; 通带波纹与阻带波纹相
图 4 单级 C IC 滤波器的频率响应
由图 4 可以看出单级 C IC 滤波器的旁瓣电平比 较大, 只比主瓣低 13. 46 dB , 说明滤波器的阻带衰减 很差, 很难满足实用要求。因此可以采用多级C IC 滤 波器级联的办法来降低旁瓣电平, 如果用Q 级C IC 滤 波 器 级 联 来 实 现 的 话, 阻 带 衰 减 也 变 为 Q × ( 13146) dB , 多级 C IC 滤波器的级联虽然能增大阻带 衰减, 减小混叠影响, 但同时会增大通带容限, 以至于 影响到滤波器的性能。 所以在实际应用中C IC 滤波器 的级联数不能太多, 最多为5 阶。 当Q = 5 时, 级联C IC 滤波器大概有 67 dB 的阻带衰减, 基本能满足实用要 求。一般将 C IC 的阶数与抽取因子设计成一样大, 这 样滤波和抽取的控制以及实现就变得非常简单[ 3 ]。 图 5 是五级 C IC 滤波器级联的频率响应, 其设计指标: [D = 16, M = 1, N = 5 ] ( 抽取因子是 16, 5 级滤波器级 联, 差分延迟定为 1) 。这样的设计对于以后的数字下 变频来说是比较实用的。
D es ign ing of a dec i m a tion f ilter ba sed on d ig ita l down - converter
GAO Yuan 2fei
( Schoo l of Info rm ation and Comm un ication Engineering, Gu ilin U n iversity of E lectron ic T echno logy, Gu ilin 541004, Ch ina )
和梳状滤波器 H 2 ( z ) 。 不需要外部控制, 不需要滤波 器系数的存储, 这样的结构使得硬件设计简单化。 积分梳状滤 C IC 滤波器一般用在多级抽取的第一级。 波器的冲激相应具有如下形式: 1, 0 ≤ n ≤ D - 1 h (n ) = , 0, 其他 D 即是 C IC 滤波器的阶数 ( 等于滤波器的抽取因 子) [ 3 ]。 积分器的工作频率是 f s , 梳状滤波器的工作频率 是 f s D , 两部分传递函数为
H 1 (z ) =
图 2 梳状滤波器的基本结构
C IC 滤波器中没有乘法器, 滤波只做加法运算。 单级 C IC 滤波器的传递函数:
H (z ) = H 1 (z ) H 2 (z ) =
1 , H 2 (z ) = 1 - z 1 - z- 1
DM
,
1 - z - DM , 1 - z- 1
D 为 C IC 滤波器的抽取因子, M 为差分延迟, N 为滤
收稿日期: 2009210221 作者简介: 高媛菲 (1983- ) , 女, 山西忻州人, 硕士研究生, 主要研究方向为无线通信。E 2 m ail: gyfliu jie@ 163. com
2009 年 12 月 4 6 桂林电子科技大学学报 8
Abstract: D igita l dow n conversion is one of the key techn iques of softw a re radio. T he design and rea liza tion of the deci m a tion filters a re key to digita l dow n conversion. In connection w ith the h igh sam p le ra te in digita l dow n conversion, the tw o sp ecia l filters C IC and HB a re u sed fo r deci m a tion and filtering. In ligh t of an ana lysis of the p a ram eters of C IC , a best group is selected to op ti m ize and design C IC. T he u se of op ti m a l equ iripp le fo r HB is to reduce the sam p le po in ts of the filter, cu t dow n the co st and avo id frequency of sudden jum p. Si m u la tion and design in System Genera to r w a s a s good a s in FPGA design, and low er p rice and sho rter ti m e ccou ld be ach ieved in System genera to r than in FPGA. Key words: ca scaded in tegra to r com b (C IC ) filter; ha lf2band (HB ) F IR filter; System genera to r