RISC~V,精简指令集芯片构架破 局者
risc-v的认识和理解
risc-v的认识和理解RISC-V是一种开源指令集架构（ISA），它的设计目标是简化和统一各种处理器架构，使得软件能够在不同架构的处理器上运行。
RISC-V的设计理念是基于精简指令集计算机（RISC）的原则，它采用了精简、模块化和可扩展的设计，使得处理器的实现更加简单和灵活。
RISC-V的设计源于加州大学伯克利分校的一个研究项目，该项目旨在解决现有指令集架构的不足之处。
传统的指令集架构往往由一家或少数几家公司独家拥有，这导致了缺乏创新和竞争，限制了处理器的发展。
而RISC-V的开源性质使得任何人都可以自由地使用、修改和分发该架构，这为处理器的研发和创新带来了更大的灵活性。
RISC-V的指令集包括基本指令集（RV32I、RV64I等）和扩展指令集（如乘法扩展、浮点运算扩展等），用户可以根据自己的需求选择合适的指令集。
这种模块化的设计使得处理器的实现更加简单，也使得RISC-V的生态系统更加丰富和灵活。
RISC-V的指令集架构具有以下特点：1. 简洁明了：RISC-V的指令集相对较小，但足够满足大部分应用需求。
这使得编译器和硬件设计变得更加简单，减少了开发和维护的复杂性。
2. 可扩展性：RISC-V的指令集可以根据需求进行扩展，支持不同的功能和特性。
这使得RISC-V可以适应不同应用场景的需求，从嵌入式系统到高性能计算。
3. 兼容性：RISC-V兼容现有的软件和工具链，这意味着现有的应用程序可以无缝地迁移到RISC-V平台上运行，而不需要修改代码。
4. 开放性：RISC-V是一个开放的指令集架构，任何人都可以参与到其设计和发展中来。
这为处理器的研发和创新提供了更广阔的平台，也促进了产业的竞争和进步。
RISC-V的开源性质使得它在学术界和工业界都得到了广泛的关注和应用。
越来越多的公司和组织开始使用和支持RISC-V，如英特尔、谷歌、华为等。
RISC-V的生态系统也在不断壮大，涵盖了处理器设计、嵌入式系统、操作系统、编译器等各个领域。
阿里巴巴平头哥 RISC-V 处理器架构和玄铁 CPU IP 介绍说明书
扫码注册平头哥OCC 官网观看各类视频及课程阿里云开发者“藏经阁”海量电子手册免费下载平头哥芯片开放社区交流群扫码关注获取更多信息平头哥RISC-V 系列课程培训扫码登录在线学习目录RISC-V处理器架构 (5)1.RISC-V架构起源 (5)2.RISC-V架构发展 (5)3.RISC-V架构与X86、ARM在商业模式上的区别 (6)4.RISC-V架构现状和未来 (7)5.RISC-V处理器课程学习 (9)平头哥玄铁CPU IP (10)1.概述 (10)2.面向低功耗领域CPU (10)3.面向中高端服务器CPU (16)4.面向高性能领域CPU (23)5.玄铁CPU课程学习 (26)无剑平台 (27)1.无剑100开源SoC平台 (27)2.无剑600SoC平台 (28)平头哥RISC-V工具链 (34)1.RISC-V工具链简介 (34)2.剑池CDK开发工具 (37)3.玄铁CPU调试系统 (44)4.HHB (51)5.剑池CDK开发工具课程学习 (54)平头哥玄铁CPU系统 (55)1.YoC (55)2.Linux (56)3.Android (62)RISC-V玄铁系列开发板实践 (67)1.基于玄铁C906处理器的D1Dock Pro开发实践 (67)2.基于玄铁E906处理器的RVB2601开发实践 (82)RISC-V应用领域开发示例 (100)1.基于D1Dock Pro应用开发示例 (100)2.基于RVB2601应用开发示例 (106)RISC-V未来探索 (116)1.平头哥开源RISC-V系统处理器 (116)2.平头哥对RISC-V基金会贡献 (117)3.高校合作 (117)RISC-V处理器架构1.RISC-V架构起源RISC-V架构是一种开源的指令集架构。
最早是由美国伯克利大学的Krest教授及其研究团队提出的，当时提出的初衷是为了计算机/电子类方向的学生做课程实践服务的。
聚焦开源RISC-V发展中国芯片产业
聚焦开源RISC-V发展中国芯片产业聚焦开源RISC-V发展中国芯片产业随着信息技术的迅猛发展，芯片已经成为各个领域中不可或缺的核心组成部分。
然而，长期以来，中国在芯片领域一直依赖进口，无法自主研发和生产具有自主知识产权的芯片产品，这对于整个国家的高科技产业和国家安全都构成了较大的威胁。
近年来，开源的RISC-V架构开始在中国快速发展，并被视为突破的方向之一，正在逐渐改变中国芯片产业发展的面貌。
RISC-V（Reduced Instruction Set Computer，简称RISC）是一种开源的指令集架构，由于其可扩展性、通用性和灵活性，被认为是构建自主芯片产业生态系统的理想选择。
RISC-V之所以备受关注，首先是因为它是开源的，任何企业和个人都可以在遵守开源协议的前提下使用和修改RISC-V的代码，这为创新提供了更大的空间。
其次，RISC-V的指令集非常简洁，易于学习和理解，这大大降低了芯片设计的门槛。
此外，RISC-V的架构可扩展性强，可以根据不同应用场景进行自由定制，更好地满足各行各业的需求。
在中国，RISC-V已经逐渐走出实验室，开始应用到各个领域。
在教育领域，越来越多的高校选择采用RISC-V架构来训练学生的芯片设计能力，培养更多的芯片人才。
在科研领域，RISC-V架构被广泛应用于各种研究项目中，加速了科学研究的进展。
在创业领域，越来越多的初创企业将RISC-V作为核心技术，通过研发自主芯片产品来实现商业化突破。
RISC-V的发展也得到了政府的支持和推动。
中国政府通过一系列政策和资金支持，鼓励企业和研究机构开展RISC-V相关的研究和商业化应用。
例如，国家自然科学基金委员会设立了特殊基金用于支持RISC-V相关研究项目，各级政府也纷纷出台相关政策，提供税收优惠和资金扶持等措施，以推动RISC-V产业的快速发展。
RISC-V的快速发展也带动了中国芯片产业的崛起。
传统上，芯片产业的核心技术和知识产权主要掌握在几家国外巨头手中，中国芯片企业很难自主研发和生产具有自主知识产权的芯片产品。
risc-v cpu设计总结报告
risc-v cpu设计总结报告RISC-V（Reduced Instruction Set Computer V）是一种开源指令集架构，其目标是通过简化指令集提高处理器性能和能效。
本文将总结RISC-V CPU设计的相关内容，包括设计原则、架构特点、实现方法以及优势。
首先，RISC-V的设计原则主要有以下几点：1. 简洁性：采用精简的指令集，并提供可选的扩展指令集，以满足不同应用的需求。
2. 可扩展性：通过定义多个标准扩展指令集，支持在基础指令集上进行功能扩展，以满足不同领域和应用的需求。
3. 易于实现：提供清晰明确的指令格式和编码规范，使得RISC-V CPU的设计和实现变得简单且高效。
4. 易于编译：提供标准的编译器前端，方便应用程序的开发和移植。
其次，RISC-V的架构特点主要体现在以下几个方面：1. 开放性：RISC-V是一种开放的指令集架构，任何人都可以访问和使用其指令集，从而促进了创新和合作。
2. 模块化：RISC-V指令集被分为基础指令集和可选扩展指令集，使其具备了较强的扩展性和灵活性。
3. 支持多核：RISC-V可以支持多核CPU的设计，通过标准的内存一致性模型来保证多核处理器的正确性和性能。
4. 虚拟化支持：RISC-V提供了对虚拟化的良好支持，使得可以在RISC-V CPU上运行虚拟化软件，提高系统资源利用率。
然后，RISC-V CPU的实现方法包括以下几个方面：1. 指令解码：根据RISC-V指令编码规范进行指令解码，将指令转换成处理器内部的控制信号。
2. 寄存器文件：RISC-V使用一组通用寄存器来存储和操作数据，因此需要设计寄存器文件用于寄存器的读写操作。
3. 流水线：RISC-V CPU通常采用流水线架构，将指令执行过程划分成多个阶段，以提高指令的吞吐量和并行性。
4. 内存访问：RISC-V支持多种内存访问方式，包括字节、半字、字等不同粒度的内存访问操作。
5. 异常处理：RISC-V提供了一套异常处理机制，用于处理指令执行过程中的异常情况，如除零错误、内存访问错误等。
RISC-VISA学习笔记（1）指令集介绍及基本指令集RV32Iv2.0
RISC-VISA学习笔记（1）指令集介绍及基本指令集RV32Iv2.0（⼀）RISC-V指令集介绍 RISC-V指令集是UC Berkley ⼤学设计的第五代开源 RISC ISA, V 也可以认为是允许变种(Variations)和向量(Vector)向量实现，数据的并⾏加速功能也是明确⽀持⽬标，是专⽤硬件发展的⼀个重要⽅向。
RISC ISA相对于成熟的指令集来说有开源、简捷、可扩展、和后发优势（没有历史包袱，可以绕过很多弯路，也不需要考虑兼容历史指令集）等。
指令集分为基本部分和扩展部分，基本部分的指令集所有硬件实现都必须有这⼀部分实现，⽽扩展部分则是可选的。
扩展部分⼜分为标准扩展和⾮标准扩展。
例如，乘除法、单双精度的浮点、原⼦操作就在标准扩展⼦集中。
“I” 基本整数集，其中包含整数的基本计算、Load/Store和控制流，所有的硬件实现都必须包含这⼀部分。
“M” 标准整数乘除法扩展集，增加了整数寄存器中的乘除法指令。
“A” 标准操作原⼦扩展集，增加对储存器的原⼦读、写、修改和处理器间的同步。
“F” 标准单精度浮点扩展集，增加了浮点寄存器、计算指令、L/S指令。
“D” 标准双精度扩展集，扩展双精度浮点寄存器，双精度计算指令、L/S指令。
I+M+F+A+D 被缩写为 “G” ，共同组成通⽤的标量指令。
在后续ISA的版本迭代过程中，RV32G和RV64G总是保持不变。
基本RISC-V ISA具有32位固定长度，并且需要32位地址对齐。
但是也⽀持变长扩展，要求指令长度为16位整数倍，16位地址对齐。
32位指令最低2位为“11”，⽽16位变长指令可以是“00、01、10”，48位指令低5位位全1，64位指令低6位全1。
任何长度的指令，如果所有位全0或全1，都认为是⾮法指令，前者跳⼊填满0的储存区域，后者通常意味着总线或储存器损坏。
另外，RISC-V默认⽤⼩端储存系统，但⾮标准变种中可以⽀持⼤端或者双端储存系统。
ARM与RISC-V：精简指令集兄弟之争
ARM与RISC-V：精简指令集兄弟之争作为嵌入式生态和移动端芯片的武林盟主，ARM公司自1990年成立以来，一直保持低调。
然而最近，ARM因为与RISC-V的纠纷让这家IP巨头成为焦点。
事情得从6月份说起，ARM在6月底建立了的网站，以“设计系统芯片之前需要考虑的五件事”为主题从成本、生态系统、碎片化风险、安全性和设计保证五个方面说明RISC-V 在这些方面的弊端。
7月9日，RISC-V也建立了 的网站，在ARM列出的五个问题上增加社区支持，“以设计系统芯片之前需要考虑的六件事”为主题对ARM进行了回应。
这一事件迅速成为各大科技论坛和社区的热门讨论内容，一时间，ARM与RISC-V，都被推上风口浪尖。
7月10日，也就是在RISC-V回应网站上线的第二天，ARM关闭了 的网站，并声明了原因：“我们最初建立网页的目的是列出围绕RISC-V商业化产品需要考虑的关键因素，旨在为激烈的行业辩论提供信息。
遗憾的是，结果与我们的初衷不同，这个页面与ARM的协作文化不一致，所以我们已经将其删除。
事实上，我们的许多员工也不喜欢这个网页，立即删除这个网页是因为我们绝不希望给人一种攻击开源的印象，因为我们也是许多不同开源社区的支持者。
”虽然ARM 关闭了网站，但业界有关ARM与RISC-V的讨论却没有减少。
ARM与RISC-V：精简指令集兄弟之争ARM与RISC-V一样同属于精简指令集。
ARM是RISC微处理器的代表作之一，在嵌入式系统设计中被广泛使用，其最大的特点是低功耗。
当下全球市场上大部分企业都是选择了基于ARM的芯片架构，可谓无处不在。
而RISC-V是2010年加州大学伯克利分校工程师开发的开源指令集架构，通过将核心指令集以及其他关键IP开源，能够很大程度上改变半导体的设计生态。
RISC-V由RISC-V 基金会管理，随着包括西部数据、Nvidia、谷歌等硅谷巨头加入RISC-V基金会，免费的、。
risc-v架构手册的第二卷
RISC-V架构手册的第二卷引言概述：RISC-V架构是一种开放的指令集架构，它的设计简洁高效，易于定制和扩展。
RISC-V架构手册的第二卷提供了对RISC-V 指令集的详细解释和说明。
本文将按照五个大点展开介绍，分别是：指令集概述、整数指令集、浮点指令集、特权指令集和扩展指令集。
1. 指令集概述1.1 RISC-V架构简介RISC-V架构是基于精简指令集计算机（RISC）原理设计的开源指令集架构。
它采用了简洁、规范和有效的指令集，支持从嵌入式设备到大型服务器的广泛应用。
1.2 RISC-V的优势RISC-V具有优势：RISC-V的指令集精简和标准化程度高，使得开发者可以轻松理解和编写RISC-V架构的程序。
RISC-V采用模块化的设计，支持可定制和扩展，能够满足不同应用领域的需求。
RISC-V 的指令集体系结构支持RV32I/64I/128I，具备较高的兼容性和可扩展性。
1.3 RISC-V的应用领域RISC-V广泛应用于各个领域，包括嵌入式系统、物联网设备、数据中心服务器和超级计算机等。
由于其开放的特点，RISC-V也受到了大量的学术界和产业界的关注，成为研究和创新的重要工具。
2. 整数指令集2.1 整数指令的类别RISC-V的整数指令集包含了加载存储指令、算术操作指令、逻辑操作指令和条件分支指令等。
加载存储指令用于数据的读写操作，算术操作指令支持加减乘除等基本算术运算，逻辑操作指令用于位操作和移位运算，条件分支指令用于根据条件选择下一条指令的执行路径。
2.2 整数指令的编码格式RISC-V的整数指令使用固定长度的指令编码格式。
指令由一条或多条长度为32位的二进制信息组成，其中包含操作码、寄存器编号和立即数等字段。
通过解析指令的编码格式，可以准确地执行相应的操作。
2.3 整数指令示例是一些常见的RISC-V整数指令示例：加载指令：用于将数据从内存加载到寄存器中。
存储指令：用于将数据从寄存器存储到内存中。
关于RISC-V的性能分析和介绍
关于RISC-V的性能分析和介绍RISC表示精简指令集（Reduced Instruction Set Computer，RISC）。
RISC-V只是伯克利发明的一种特定指令集架构（属于RISC类型）。
一、简单就是美——RISC-V架构的设计哲学RISC-V架构作为一种指令集架构，在介绍细节之前，让我们先了解设计的哲学。
所谓设计的“哲学”便是其推崇的一种策略，譬如说我们熟知的日本车的设计哲学是经济省油，美国车的设计哲学是霸气外漏等。
RISC-V架构的设计哲学是什么呢？是“大道至简”。
笔者最为推崇的一种设计原则便是：简单就是美，简单便意味着可靠。
无数的实际案例已经佐证了“简单即意味着可靠的”真理，反之越复杂的机器越则越容易出错。
所谓大道至简，在IC设计的实际工作中，笔者曾见过最简洁的设计实现安全可靠，也曾见过最繁复的设计长时间无法稳定收敛。
最简洁的设计往往是最可靠的，在大多数的项目实践中一次次的得到检验。
IC设计的工作性质非常特殊，其最终的产出是芯片，而一款芯片的设计和制造周期均很长，无法像软件代码那样轻易的升级和打补丁，每一次芯片的改版到交付都需要几个月的周期。
不仅如此，芯片的一次制造成本费用高昂，从几十万美金到百千万美金不等。
这些特性都决定了IC设计的试错成本极为高昂，因此能够有效的降低错误的发生就显得非常的重要。
现代的芯片设计规模越来越大，复杂度越来越高，并不是说要求设计者一味的逃避使用复杂的技术，而是应该将好钢用在刀刃上，将最复杂的设计用在最为关键的场景，在大多数有选择的情况下，尽量选择简洁的实现方案。
笔者在第一次阅读了RISC-V架构文档之时，不禁击节赞叹，拍案惊奇，因为RISC-V架构在其文档中不断地明确强调，其设计哲学是“大道至简”，力图通过架构的定义使得硬件的实现足够简单。
其简单就是美的哲学，可以从几个方面容易看出，后续小节将一一加以论述。
1.1 无病一身轻——架构的篇幅在处理器领域，目前主流的架构为x86与ARM架构，笔者曾经参与设计ARM架构的应用处理器，因此需要阅读ARM的架构文档，如果对其熟悉的读者应该了解其篇幅。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
资料来源：寒武纪招股说明书（含预测），中信证券研究部
全球AR/VR头显发货量及增速：4年CAGR为67.5
AR头显发货量（百万台）
AR头显发货量（百万台）
45 40 35 30 25 20 15 10
5 0
2014 2015 2016 2017 2018 2019E 2020E 2021E 2022E 2023E
是
易实现性
资料来源：Deepin，中信证券研究部
荣建实现的复杂度高
硬件设计与编译器实现非常简单 3
RISC-V架构出现或将导致CPU呈现三足鼎立形式
过去CPU的架构一直是x86与ARM的天下。2010年RISC-V诞生后，鉴于其兼顾了传输 速度&传输量的优势，使得CPU架构或将呈现出三足鼎立的趋势： ➢ X86：传统PC市场的主流，善于处理大数据，IP掌握在英特尔和AMD手中 。 ➢ ARM：移动（手机）市场，处理快数据为主，目前也使用在便携笔记本中，IP大部分 掌握在ARM公司。 ➢ RISC-V：同时兼顾数据传输速度与传输量，使其更适合多样性数据种类与连接的应用 场景。
10
13
18
24
30
39
45
2015 2016 2017 2018E 2019E 2020E 2021E 2022E
2017年10月）给全世界的开发者用户，在很大程度上推动了RISC-V生态的建设。
SiFive发展历史及推出的产品
资料来源：CSDN
5
SiFive：基于RISC-V架构的芯片市场领导者
同时，SiFive提供的产品包括E/S/U核三种，主要用于：边缘计算、AI、 AR/VR、物联网、存储、数 据中心和网络基带中； ➢ E核（低端）：32位嵌入式内核，用于边缘计算，AI和物联网方向，对标ARM Cortex-M系列； ➢ S核（中端）：64位嵌入式内核，用于存储、AR/VR、机器，对标ARM Cortex-R系列； ➢ U核（高端）：64位应用处理器，用于数据中心、网络基带等方向，对标ARM Cortex-A系列； SiFive提供的RISC-V产品及应用场景：
100.0
80.0
60.0
40.0
20.0
0.0
2019
2020E
2021E
2022E
2023E
资料来源：MarketsandMarkets（含预测），中信证券研究部
2024E
全球AI市场规模及增速：6年CAGR为46.1
800 700 600 500 400 300 200 100
0 2018
全球AI市场规模（亿美元） 2019 2020E 2021E 2022E 2023E 2024E 2025E
6
资料来源：CSDN
SiFive：基于RISC-V架构的芯片市场领导者
为推动RISC-V生态建设，公司于2015年发起成立RISC-V基金会。截至2019初，已有超过230个成员
资料来源：Si-Five
7
RISC-V下游应用保持高速增长（一）
全球边缘计算市场规模及增速：5年CAGR为26.5
全球边缘计算市场规模（亿美元）
1981年
1984
推出RISC-II2Fra bibliotek10推出RISC-IV
2015.9
RISC-V技术创始人 成立了SiFive公司
2018.10
SiFive推出了全球首 款RISC-V芯片HiFive
1
资料来源：CSDN、腾讯科技，中信证券研究部
为什么开发RISC-V架构？
常见的CPU架构不能满足开源、可拓展、性价比的需求： ➢ X86不能开源、不能拓展更改。 ➢ ARM需要高昂的授权费。
三种不同架构适用的应用场景：RISC-V更适合多样数据种类与连接
资料来源：CSDN
4
SiFive：基于RISC-V架构的芯片市场领导者
为进一步推动RISC-V商业化落地，三位创始人于2015年7月成立SiFive公司：
➢ 公司主营业务：SiFive提供基于RISC-V指令集架构的商业化处理器IP、开发工具和芯片解决方案。 ➢ 公司的落地产品：截至2019年底，SiFive公司共提供了2块HiFive开发板（分别于2016年11月和
基于此，三位研发人员在2010年5月开始研发“新的、开源的指令集—RSIC-V”。 RISC-V的开源化使得开发人员能够从互联网上轻易得到代码，降低了开发难度，缩短了研发周期，在
很大程度上能够降低硬件的开发成本。 开发RISC-V技术的三位研发人员
2
资料来源：CSDN
RISC-V架构的优势
支持模块化：RISC-V将不同的部分以模块化的方式组织在一起，并试图通过一套统一的架构来满足各 种不同的应用场景，这种模块化是x86与ARM架构所不具备的。
RISC & RISC-V
RISC发明者是美国加州大学伯克利分校教师David Patterson，RISC-V也是David Patterson指导的项目
推出RISC-I
1983年
推出RISC-III
1988年
推出RISC-V
2015.7
全球RISC-V 基金会成立
2018.2
中国RISC-V 产业联盟成立
资料来源：IDC（含预测），中信证券研究部
总增速
100% 80% 60% 40% 20% 0% -20% -40%
全球及中国物联网硬件出货量（亿台）
中国
全球其他地区
中国占比（%）
180
35%
160 140 120
23%
26%
27%
28%
30%
30%
31%
29%30% 25%
100
20%
80
60
40
20 07
与X86和ARM架构相比，RISC-V架构具有体积小、支持模块化、指令数目少、全面开源等特点
特性
X86或ARM架构
RISC-V架构
架构篇幅大小
一般在数千页
一般小于三百页
是否支持模块化
不支持
支持
是否具有可拓展性 指令数目的多少 是否开源
不支持 指令数目多，且不同的架构分支彼此不兼容
否
支持
一套指令集支持所有架构。基本指令集仅40余条，加 上其它常用模块子集的指令，总指令数目也仅十几条
指令数目少：受益于短小精悍的架构以及模块化的特性，RISC-V架构的指令数目非常的简洁。基本的 RISC-V指令数目仅有40多条，加上其他的模块化扩展指令也总共只有几十条指令。
全面开源，且具有全套开源免费的编译器、开发工具和软件开发环境（IDE）。其开源的特性允许任何 用户自由修改、扩展，从而能满足量身定制的需求，大大降低指令集修改的门槛。