CMOS数字电路基本单元
1
CMOS数字电路基本单元 数Fra bibliotek电路基本单元CMOS反相器电路 反相器电路 CMOS门电路 门电路 CMOS传输门 传输门 CMOS版图设计 版图设计 CMOS反相器版图设计流程 反相器版图设计流程 其它
2
基本电路结构： 基本电路结构：CMOS
3
1．CMOS反相器的工作原理 反相器的工作原理
9
2．CMOS门电路 ． 门电路
截止 负载管串联 （串联开关） 串联开关）
A、B有高电平， 有高电平， 则驱动管导通、 则驱动管导通、 负载管截止， 负载管截止，输 出为低电平。 出为低电平。
1
0 驱动管并联 并联开关） （并联开关）
10
导通 CMOS或非门 或非门
当输入全为低电平， 两个驱动管均截止，两个 负载管均导通，输出为高 电平。 0 1 该电路具有或非逻辑功能 即 Y=A+B 截止 0 导通
20
（2）尽量不要使多晶硅位于 +区域上 ）尽量不要使多晶硅位于p 多晶硅大多用n 掺杂，以获得较低的电阻率。若多晶硅位于p 多晶硅大多用 n+ 掺杂 ， 以获得较低的电阻率 。 若多晶硅位于 p+ 区 域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂 在进行 掺杂时多晶硅已存在，同时对其也进行了掺杂——导致 导致 杂质补偿， 杂质补偿，使ρ多晶硅↑。
CMOS反相器版图流程 反相器版图流程(3) 反相器版图流程
Poly gate
27
3. 多晶硅 做硅栅和多晶硅连线，封闭图形处，保留多晶硅 多晶硅—做硅栅和多晶硅连线 封闭图形处， 做硅栅和多晶硅连线，
CMOS反相器版图流程 反相器版图流程(4) 反相器版图流程
N+ implant
28
4. 有源区注入 有源区注入——P+，N+区（select)。 。
1). 阱——做N阱和 阱封闭图形处，窗口注入形成 管和 管的衬底 阱和P阱封闭图形处 管和N管的衬底 做 阱和 阱封闭图形处，窗口注入形成P管和 2). 有源区 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化 做晶体管的区域（ 、 、 、 区 ， 做晶体管的区域 硅掩蔽层，该处不会长场氧化层 硅掩蔽层， 3). 多晶硅 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅 做硅栅和多晶硅连线。 做硅栅和多晶硅连线 封闭图形处， 4). 有源区注入 有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注 。 入 5). 接触孔 接触孔——多晶硅，注入区和金属线 接触端子。 多晶硅， 接触端子。 多晶硅 注入区和金属线1接触端子 6). 金属线 金属线1——做金属连线，封闭图形处保留铝 做金属连线， 做金属连线 7). 通孔 通孔——两层金属连线之间连接的端子 两层金属连线之间连接的端子
22
CMOS反相器 反相器 版图流程
23
CMOS反相器版图流程 反相器版图流程(1) 反相器版图流程
P well
N well
24
1. 阱——做N阱和 阱封闭图形，窗口 做 阱和P阱封闭图形， 阱和 阱封闭图形 注入形成P管和 管和N管的衬底 注入形成 管和 管的衬底
CMOS反相器版图流程 反相器版图流程(2) 反相器版图流程
（3）金属间距应留得较大一些（3λ或4λ） ）金属间距应留得较大一些（ λ λ 因为，金属对光得反射能力强， 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属
21
边缘。 边缘。应适当留以裕量
5）、双层金属布线时的优化方案 ）、双层金属布线时的优化方案 ）、
（1）全局电源线、地线和时钟线用第二层金属线。 ）全局电源线、地线和时钟线用第二层金属线。 （2）电源支线和信号线用第一层金属线（两层金属之间用通孔连 ）电源支线和信号线用第一层金属线（ 接）。 （3）尽可能使两层金属互相垂直，减小交叠部分得面积。 ）尽可能使两层金属互相垂直，减小交叠部分得面积。
CMOS反相器版图流程 反相器版图流程(8) 反相器版图流程
Metal 2
33
8. 金属线 金属线2——做金属连线，封闭图形处保留铝 做金属连线， 做金属连线
inverter： ：
VDD
m1 Schematic: m2 VDD Layout: input GND
output
34
GND
m2
m1
硅栅CMOS 版图和工艺的关系 硅栅
CMOS反相器版图流程 反相器版图流程(4) 反相器版图流程
P+ implant
29
4. 有源区注入 有源区注入——P+、N+区（select)。 。
CMOS反相器版图流程 反相器版图流程(5) 反相器版图流程
contact
30
5. 接触孔 接触孔——多晶硅，注入区和金属线1接触端子。 多晶硅，注入区和金属线 接触端子 接触端子。 多晶硅
19
离，不可靠拢平行排列。 不可靠拢平行排列。
4）、 ）、CMOS电路版图设计对布线和接触孔的特殊要求 ）、 电路版图设计对布线和接触孔的特殊要求
（1）为抑制 ）为抑制Latch up，要特别注意合理布置电源接触孔和 DD引线，减 ，要特别注意合理布置电源接触孔和V 引线， 小横向电流密度和横向电阻R 小横向电流密度和横向电阻 S、RW。 • 采用接衬底的环行 DD布线。 采用接衬底的环行V 布线。 增多V 接触孔，加大接触面积，增加连线牢固性。 • 增多 DD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个V 在相邻阱中配以对应的V 接触孔， • 对每一个 DD孔，在相邻阱中配以对应的 SS接触孔，以增加并行电流 通路。 通路。 尽量使V 接触孔的长边相互平行。 • 尽量使 DD、VSS接触孔的长边相互平行。 的孔尽可能离阱近一些。 • 接VDD的孔尽可能离阱近一些。 的孔尽可能安排在阱的所有边上（ 阱 • 接VSS的孔尽可能安排在阱的所有边上（P阱）。
11
CMOS与非门 与非门
负载管并联 （并联开关） 并联开关）
驱动管串联 （串联开关） 串联开关） 该电路具有与非逻辑功能， 该电路具有与非逻辑功能， 即
12
CMOS与非门 CMOS与非门
Y=AB
CMOS传输门 传输门
C和C是一对互补的控制信号。 和 是一对互补的控制信号 是一对互补的控制信号。 由于VT 在结构上对称， 由于 P和VTN在结构上对称，所以图中的输入和输出端可以 互换，又称双向开关。 互换，又称双向开关。
N diffusion
25
2. 有源区 有源区——做晶体管的区域（G、D、S、B区)，封闭 做晶体管的区域（ 、 、 、 区 ， 做晶体管的区域 图形处是氮化硅掩蔽层， 图形处是氮化硅掩蔽层，该处不会长场氧化层
CMOS反相器版图流程 反相器版图流程(2) 反相器版图流程
P diffusion
2. 有源区 有源区——做晶体管的区域（G、D、S、B区)，封闭图形 做晶体管的区域（ 、 、 、 区 ， 做晶体管的区域 处是氮化硅掩蔽层， 处是氮化硅掩蔽层，该处不会长场氧化层 26
6
反相器的逻辑功能和工作特点
实现反相器功能（非逻辑）。 实现反相器功能（非逻辑）。
VTP和VTN总是一管导通而另一管截止，流过VTP和 VTN的静态电流极小（纳安数量级），因而CMOS反相器 的静态功耗极小。这是CMOS电路最突出的优点之一。
7
CMOS反相器的电压传输特性和电流传输特性 反相器的电压传输特性和电流传输特性
17
2）、单元配置恰当 ）、单元配置恰当 ）、 （1）芯片面积降低 ）芯片面积降低10%，管芯成品率 圆片 可提高 ∼20%。 ，管芯成品率/圆片 可提高15∼ 。 （2）多用并联形式，如或非门，少用串联形式，如与非门。 ）多用并联形式，如或非门，少用串联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形 ）大跨导管采用梳状或马蹄形，小跨导管采用条状图形， 排列尽可能规整。 排列尽可能规整。
14
CMOS模拟开关（传输门的应用） 模拟开关（传输门的应用） 模拟开关
① CMOS模拟开关：实现单刀双掷开关的功能。 模拟开关：实现单刀双掷开关的功能。 模拟开关 C = 0时，TG1导通、TG2截止，uO = uI1； 时 导通、 截止， C = 1时，TG1截止、TG2导通，uO = uI2。 截止、 导通， 时
AB段：截止区 iD为0 BC段：转折区 阈值电压UTH≈VDD/2 转折区中点：电流最大
CD段：导通区
CMOS反相器 在使用时应尽 量避免长期工 作在BC段。
8
CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。 （2）抗干扰能力很强。 输入噪声容限可达到VDD/2。 （3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围 ～ 内正常工作。 （4）输入阻抗高。 （5）负载能力强。 CMOS电路可以带50个同类门以上。 （6）逻辑摆幅大。（低电平0V，高电平VDD ）
CMOS反相器版图流程 反相器版图流程(6) 反相器版图流程
Metal 1
31
6. 金属线 金属线1——做金属连线，封闭图形处保留铝 做金属连线， 做金属连线
CMOS反相器版图流程 反相器版图流程(7) 反相器版图流程
via
32
7. 通孔 通孔——两层金属连线之间连接的端子 两层金属连线之间连接的端子
15
CMOS三态门（传输门的应用） 三态门（传输门的应用） 三态门
导通， 当EN= 0时，TG导通，F=A； 时 导通 ； 当EN=1时，TG截止，F为高阻输出。 时 截止， 为高阻输出。 截止 为高阻输出
(a)电路 (a)电路
(b) 逻辑符号
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
常用集成电路名词缩写汇总（第二版）
常⽤集成电路名词缩写汇总（第⼆版）重要说明整个集成电路的设计和⽣产链路很长,相关专有名称很多;本⽂对常见的集成电路相关的名词缩写进⾏了汇总,特别聚焦与集成电路设计领域,意在整理常⽤的数字电路/DC/PT/ICC/DFV/DFT/RTL/ATE相关⽅⾯的知识点,⽅便⼤家快速学习和掌握相关知识,⽅便⼤家查询;同时希望对学⽣将来的培训/⾯试等活动给予最⼤的帮助;⽂章按照字母排序的⽅式进⾏编排,⽅便⼤家查询;本次⽂章内容为第⼆次发布,我们将定期更新,逐步完善;欢迎⼤家提供相关信息⾄xgcl_wei微信号,帮助我们逐步完善内容,⽅便更多的⼈查询和使⽤,感谢您的参与,谢谢!英⽂全称中⽂说明ABV Assertion based verification基于断⾔的验证AES Advanced Encryption Standard⾼级加密标准,是美国政府采⽤的⼀种区块加密标准ADC Analog-to-Digital Converter指模/数转换器或者模数转换器AHB Advanced High Performance Bus⾼级⾼性能总线ALF Advanced Library Format先进（时序）库格式ALU Arithmetic and logic unit算数逻辑单元AMBA Advanced Microcontroller Bus Architecture⾼级微控制器总线体系ANT antenna天线效应AOP Aspect Oriented Programming⾯向⽅⾯编程APB Advanced Peripheral Bus⾼级外部设备总线API Application Programming Interface应⽤程序编程接⼝APR Auto place and route⾃动布局布线ARM Advanced RISC Machines 英国Acorn公司(ARM公司的前⾝)设计的低功耗成本的第⼀款RISC微处理器。
数字集成电路的结构特点CMOS电路
典型尺度参数为： 沟道宽度W、沟道长度L，逻辑面积A；
MOS晶体管电学模 型
典型参数为： 导通电阻、栅极电容、漏极电容和源极电容
电学参数与尺度参数的关系
在电路单元设计时，为了提高集成度，通常沟 道长度总是希望保持最小值，而沟道宽度却可 以进行加长；
R /W C W AW
Cd Cs 3Cg
性能优化的设计
性能优化的要点是保持所有逻辑单元的输出 电阻为最小（都等于1），上升时间和下降时 间能够保持一致，在此情况下，延迟时间单纯 取决于逻辑单元的电容。
这一方案可以简化电路性能的设计，同时提 高电路的速度。
性能优化的规则
沟道长度设置为最小尺度，通过调整沟道宽 度使电阻一致。
P管的宽度大于N管（=2）； 当n个晶体管串联时，宽度应该增加为n倍； 沟道宽度增加时，相关电容和逻辑面积成比 例增加。
单元电路的优化
基本单元电路主要指INV， NAND，NOR，AOI等； 设计优化主要有面积优化和性 能优化两种方案；
面积优化的设计
面积优化设计时，所有晶体管的面积均采用 最小晶体管形式。可以采用预先制备的标准晶 体管阵列形式进行设计，只考虑晶体管之间的 连线问题，设计过程相对简单。
面积优化的特点
CMOS传输门（TG）电路
异或门
MUX2
基于CMOS传输门（TG） 电路
异或门
MUX2
基于CMOS传输门（TG） 电路
MUX2 的应用形式
CMOS组合逻辑单元的设计优化
目标： 实现要求的逻辑功能； 减少电路的时间延迟； 降低电路功耗； 提高电路集成度。
最小晶体管
所有设计尺度都采用版图设计规则所能容许 的最小尺度进行设计。
CMOS电路基础原理
CMOS电路基础原理CMOS（互补金属氧化物半导体）电路是现代电子领域中常用的集成电路设计技术。
它在数字逻辑电路和模拟电路中广泛应用，并且具有低功耗、高集成度以及较强的抗干扰能力等优点。
本文将介绍CMOS电路的基础原理。
一、CMOS电路结构CMOS电路由N沟道金属氧化物半导体场效应管和P沟道金属氧化物半导体场效应管构成。
N沟道和P沟道管具有互补的传输特性，能够有效降低功耗。
CMOS电路结构包括传输门、组合逻辑电路和时钟电路等。
1. 传输门传输门是CMOS电路的基本单元，常见的有与门、或门以及非门等。
与门由一对并联的P沟道和N沟道管组成，当且仅当两个输入信号同时为高电平时，输出为高电平。
或门由一对串联的P沟道和N沟道管组成，当且仅当两个输入信号中至少一个为高电平时，输出为高电平。
非门由两个逆并联的P沟道和N沟道管组成，当输入信号为高电平时，输出为低电平。
2. 组合逻辑电路CMOS电路中的组合逻辑电路包括与非门、异或门等。
与非门由与门和非门级联而成，输入信号经过与门进行与操作，然后再经过非门进行取反操作。
异或门由与非门和异或非门级联而成，输入信号经过与非门进行与非操作，然后再经过异或非门进行异或操作。
3. 时钟电路CMOS电路中的时钟电路包括振荡电路和触发器等。
振荡电路用于产生稳定的时钟信号，常见的电路有RC振荡电路和LC振荡电路等。
触发器用于存储和传输信息，常见的触发器有RS触发器、D触发器以及JK触发器等。
二、CMOS电路工作原理CMOS电路的工作原理基于PN结和MOSFET的特性。
当控制电压施加于PN结时，PN结正向偏置导通，反向偏置截止。
同时，对于MOSFET来说，当栅极电压低于阈值电压时，沟道断开；当栅极电压高于阈值电压时，沟道导通。
CMOS电路中，P沟道MOSFET和N沟道MOSFET的栅极交替连接，形成互补对。
当输入信号为低电平时，P沟道MOSFET导通，N 沟道MOSFET截止；当输入信号为高电平时，P沟道MOSFET截止，N沟道MOSFET导通。
什么是CMOS与BIOS？又有什么区别？
什么是CMOS与BIOS？又有什么区别？很多学习半导体技术的人弄不清CMOS与BIOS之间的联系与区别，容易误认为两个表达的是一个东西，其实不然，两者有关联却不相同。
什么是CMOS与BIOS？CMOS又被称作互补金属氧化物半导体，电压控制的一种放大器件，是组成CMOS数字集成电路的基本单元。
在计算机领域，CMOS常指保存计算机基本启动信息（如日期、时间、启动设置等）的芯片。
有时人们会把CMOS和BIOS混称，其实CMOS是主板上的一块可读写的并行或串行FLASH芯片，是用来保存BIOS的硬件配置和用户对某些参数的设定。
在今日，CMOS制造工艺也被应用于制作数码影像器材的感光元件，尤其是片幅规格较大的单反数码相机。
BIOS是就是基本输入输出系统。
在IBM PC兼容系统上，是一种业界标准的固件接口。
BIOS这个字眼是在1975年第一次由CP/M操作系统中出现。
BIOS是个人电脑启动时加载的第一个软件。
其实，它是一组固化到计算机内主板上一个ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序，它可从CMOS中读写系统设置的具体信息。
其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。
此外，BIOS还向作业系统提供一些系统参数。
系统硬件的变化是由BIOS隐藏，程序使用BIOS功能而不是直接控制硬件。
现代作业系统会忽略BIOS提供的抽象层并直接控制硬件组件。
CMOS与BIOS的关联与区别BIOS是软件、程序; CMOS是芯片、硬件; 通过BIOS程序，可以设置CMOS里的参数; CMOS是一块芯片，在主板上，保存着重要的开机参数，会用CMOS纽扣电池来维持电量; CMOS里存放参数，通过程序把设置好的参数写入CMOS去设置它。
BIOS是电脑中最基础的而又最重要的程序。
把这段程序放在不需要供电的记忆体（芯片）BIOS中;它为计算机提供最底层的、最直接的硬件控制，计算机的原始操作都是依照固化。
数字电路的基本单元
数字电路的基本单元一、数字电路基本单元概述1. 逻辑门- 与门（AND Gate）- 逻辑功能：当所有输入为高电平（逻辑1）时，输出才为高电平；只要有一个输入为低电平（逻辑0），输出就是低电平。
其逻辑表达式为Y = A· B（对于两个输入A和B的情况）。
在电路符号上，与门有多个输入引脚和一个输出引脚，常用的电路符号是一个长方形，输入在左边，输出在右边，中间有一个“&”符号表示与逻辑。
- 或门（OR Gate）- 逻辑功能：只要有一个输入为高电平，输出就为高电平；只有当所有输入都为低电平时，输出才为低电平。
逻辑表达式为Y=A + B（对于两个输入A和B的情况）。
电路符号也是长方形，输入在左，输出在右，中间有一个“≥1”的符号表示或逻辑。
- 非门（NOT Gate）- 逻辑功能：实现输入电平的取反操作，输入为高电平则输出为低电平，输入为低电平则输出为高电平。
逻辑表达式为Y=¯A。
电路符号是一个三角形，在三角形的输入端或者输出端有一个小圆圈，表示取反操作。
- 与非门（NAND Gate）- 逻辑功能：先进行与运算，然后再对结果取反。
逻辑表达式为Y=¯A· B。
与非门的电路符号是在与门符号的基础上，在输出端加上一个小圆圈，表示取反。
- 或非门（NOR Gate）- 逻辑功能：先进行或运算，然后再取反。
逻辑表达式为Y = ¯A + B。
或非门的电路符号是在或门符号的基础上，在输出端加上一个小圆圈。
- 异或门（XOR Gate）- 逻辑功能：当两个输入电平不同时，输出为高电平；当两个输入电平相同时，输出为低电平。
逻辑表达式为Y=A⊕ B = A·¯B+¯A· B。
异或门的电路符号是一个长方形，中间有一个“=1”的符号。
- 同或门（XNOR Gate）- 逻辑功能：与异或门相反，当两个输入电平相同时，输出为高电平；当两个输入电平不同时，输出为低电平。
9-数字集成电路基本单元与版图
NMOS传输门(续)
假定： = 0 —— V = 0
= 1 —— V = Vdd I = 0 —— Vi = 0 I = 1 —— Vi = Vdd
则传输门的输出电压Vo特性为，
=0 —— VO= VO =1 —— VO= min(Vi， V -Vtn)
NMOS传输门(续)
7
CMOS反相器的转移特性
NMOS：
Vi < Vtn Vi > Vtn
截止 导通
PMOS：VVii
> <
Vdd Vdd
-
|Vtp| |Vtp|
截止 导通
PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的 特性作在NMOS的特性曲线上
整个工作区 分为五个区域
ABCDE
8
CMOS反相器的转移特性(续1)
R1B
A
T1A
T2A T2B
T1B
B
Re2
R4
T4
D L
T3
A
B
GND
（a）
GND
≥1
L AB
（b）
5
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元 9.5 了解CMOS存储器
6
9.2.1 CMOS反相器
处于饱和区，等效一个电流源：
Idsp =
p
2
(Vi
Vdd
Vtp )2
NMOS强导通，等效于非线性电阻
Idsn
n
Vi
Vtn
Vdsn
CMOS介绍
1.允许的电源电压范围宽，方便电源电路的设计
2.逻辑摆幅大，使电路抗干扰能力强
3.静态功耗低
4.隔离栅结构使CMOS期间的输入电阻极大，从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多
CMOS(本意是指互补金属氧化物半导体存储器，是一种大规模应用于集成电路芯片制造的原料）是微机主板上的一块可读写的RAM芯片，主要用来保存当前系统的硬件配置和操作人员对某些参数的设定。CMOSRAM芯片由系统通过一块后备电池供电，因此无论是在关机状态中，还是遇到系统掉电情况，CMOS信息都不会丢失。
在今日，CMOS制造工艺也被应用于制作数码影像器材的感光元件，尤其是片幅规格较大的单眼数码相机。虽然在用途上与过去CMOS电路主要作为固件或计算工具的用途非常不同，但基本上它仍然是采取CMOS的工艺，只是将纯粹逻辑运算的功能转变成接收外界光线后转化为电能，再透过芯片上的模数转换器(ADC)将获得的影像讯号转变为数码讯号输出。
早期分离式CMOS逻辑元件只有“4000系列”一种（RCA 'COS/MOS'制程），到了后来的“7400系列”时，很多逻辑芯片已经可以利用CMOS、NMOS，甚至是BiCMOS（双载子互补式金氧半）制程实现。
早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStatic Discharge,ESD）的破坏。而新一代的CMOS芯片多半在输出入接脚（I/O pin）和电源及接地端具备ESD保护电路，以避免内部电路元件的闸极或是元件中的PN接面（PN-Junction）被ESD引起的大量电流烧毁。不过大多数芯片制造商仍然会特别警告使用者尽量使用防静电的措施来避免超过ESD保护电路能处理的能量破坏半导体元件，例如安装内存模组到个人电脑上时，通常会建议使用者配戴防静电手环之类的设备。
数字电子技术 第2章 逻辑门
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
数电CMOS逻辑门
THANKS FOR WATCHING
感谢您的观看
稳定性好
CMOS逻辑门的输出电压范围较小，不易受到温度和工艺变化的影响。
CMOS逻辑门的阈值电压也相对稳定，有利于提高数字电路的稳定性。
输入阻抗高
CMOS逻辑门的输入电路采用反相器结构，具有较高的输入阻抗。
高输入阻抗能够减小信号传输过程中的损耗，提高信号的保真度。
03
CMOS逻辑门的应用
在数字电路中的应用
新型CMOS逻辑门的研究
总结词
随着集成电路技术的发展，新 型CMOS逻辑门不断涌现，以
满足新的应用需求。
详细描述
新型CMOS逻辑门通过创新设 计理念和结构，提高性能、降 低功耗和减小尺寸。
总结词
新型CMOS逻辑门包括可重构 逻辑门、自适应逻辑门和神经 网络逻辑门等。
详细描述
这些新型逻辑门具有更高的灵 活性、自适应性和智能化水平 ，为未来集成电路的发展提供
输入级通常由一个或两个反 相器构成，用于实现逻辑非 的功能。
输出级由一个反相器和两个 串联的二极管构成，用于实 现逻辑与的功能。
CMOS逻辑门的制作工艺
CMOS逻辑门采用成熟的半导体制作工艺， 包括外延、光刻、腐蚀、扩散和蒸镀等工艺 。
外延工艺用于生长单晶硅层，光刻工艺用于 在硅片上形成电路图形，腐蚀工艺用于去除 不需要的硅层，扩散工艺用于掺杂不同元素 形成导电区域，蒸镀工艺用于形成金属导线
数电CMOS逻辑门
目 录
• CMOS逻辑门简介 • CMOS逻辑门的特点 • CMOS逻辑门的应用 • CMOS逻辑门的实现 • CMOS逻辑门的发展趋势
01
CMOS逻辑门简介
什么是CMOS逻辑门