锁相环及压控振荡器电路实验
《应用于LVDS的锁相环电路研究》
《应用于LVDS的锁相环电路研究》一、引言随着现代电子技术的飞速发展，数据传输速率的要求日益提高，低电压差分信号传输（LVDS）技术因其低功耗、高速度和低噪声的特性，在高速数据传输领域得到了广泛应用。
锁相环（PLL）电路作为LVDS系统中的关键部分，其性能的优劣直接影响到整个系统的稳定性和传输质量。
因此，对应用于LVDS的锁相环电路进行研究具有重要的现实意义。
二、锁相环电路的基本原理锁相环电路是一种闭环相位控制系统，主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。
其基本原理是通过鉴相器比较输入信号和压控振荡器输出的信号之间的相位差，将相位差转换为电压或电流信号，经过环路滤波器的滤波后，控制压控振荡器的频率和相位，使输出信号的相位与输入信号的相位保持一致。
三、LVDS中锁相环电路的应用在LVDS系统中，锁相环电路主要用于实现数据的同步传输。
由于LVDS采用差分信号传输方式，要求发送端和接收端之间的时钟信号必须保持严格的同步。
锁相环电路通过捕获输入信号的相位信息，将其与压控振荡器输出的信号进行比对和调整，从而保证数据的准确传输。
四、应用于LVDS的锁相环电路设计要点在应用于LVDS的锁相环电路设计中，需要注意以下几个要点：1. 输入范围和稳定性：设计时应考虑到输入信号的范围、频率波动和噪声干扰等因素，确保鉴相器能够准确捕获输入信号的相位信息。
2. 环路滤波器的设计：环路滤波器的作用是滤除鉴相器输出的高频噪声和杂散信号，为压控振荡器提供稳定的控制信号。
设计时需要考虑滤波器的带宽、阶数和稳定性等因素。
3. 压控振荡器的选择：压控振荡器的性能直接影响到锁相环电路的频率和相位调整范围。
选择时需要考虑其频率范围、相位噪声、功耗和稳定性等因素。
4. 电路布局与调试：在电路布局和调试过程中，需要考虑到电磁干扰（EMI）和电磁兼容性（EMC）等问题，确保锁相环电路的稳定性和可靠性。
五、实验结果与分析通过实验验证了应用于LVDS的锁相环电路的有效性和性能。
锁相环的电路组成、器件参数及工作原理
摘要：简单介绍了锁相环电路的基本概念及原理，以通用型集成锁相环4046为例主要介绍了锁相环的电路组成、器件参数及工作原理，并对COMS集成锁相环CC4046的应用做了简单研究。
关键词：锁相环鉴相器压控振荡器1 引言锁相环作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。
20世纪70年代以后随着集成电路技术的飞速发展，出现了多种型号的集成锁相环产品，其中模拟式集成锁相环以NE/SE 560系列最为常用，COMS集成锁相环CD/CC4046最具代表性。
两者基本原理相同，区别在于前者的鉴相器由模拟电路组成，而后者由逻辑电路组成。
2 锁相环的基本概念所谓锁相，就是相位同步的自动控制。
完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称PLL（Phase Locked Loop)。
最典型的锁相环由鉴相器（Phase Detector）,环路滤波器（Loop Filter）,压控振荡器（Voltage Controlled Oscillator）三部分组成，如图1所示。
图1 PLL功能框图其中，鉴相器相位比较作用，其输出电压反映两个输入信号间的相位差（与频率之差成线性关系）的大小。
该电路通过具有低通特性的环路滤波器后，建立起一个平均电压，作用于VCO的控制输入端，VCO的振荡频率则由其控制电压的大小决定，当控制电压=0时，对应的振荡频率称为VCO的固有频率。
整个环路根据负反馈的原理构成，鉴相器的输出电压总是朝着减小VCO振荡频率与输入信号之差的方向变化，直到VCO振荡频率与输入信号频率获得一致，当这种情况出现时，称VCO的频率锁定于输入信号的频率或简称锁定。
环路由失锁状态进入锁定状态的过程称为捕捉过程。
在捕捉过程中，VCO振荡频率逐渐趋同于输入信号频率的现象，称作频率牵引。
在频率牵引过程中，环路有能力自行锁定的最大输入信号频率范围称为捕捉频带或简称捕捉带，它是反映捕捉能力优劣的一个重要指标。
通信原理实验指导书(完整)
实验一：抽样定理实验一、实验目的1、熟悉TKCS—AS型通信系统原理实验装置；2、熟悉用示波器观察信号波形、测量频率与幅度；3、验证抽样定理；二、实验预习要求1、复习《通信系统原理》中有关抽样定理的内容；2、阅读本实验的内容，熟悉实验的步骤；三、实验原理和电路说明1、概述在通信技术中为了获取最大的经济效益，就必须充分利用信道的传输能力，扩大通信容量。
因此，采取多路化制式是极为重要的通信手段。
最常用的多路复用体制是频分多路复用(FDM)通信系统和时分多路复用(TDM)通信系统。
频分多路技术是利用不同频率的正弦载波对基带信号进行调制，把各路基带信号频谱搬移到不同的频段上，在同一信道上传输。
而时分多路系统中则是利用不同时序的脉冲对基带信号进行抽样，把抽样后的脉冲信号按时序排列起来，在同一信道中传输。
利用抽样脉冲把一个连续信号变为离散时间样值的过程称为“抽样”，抽样后的信号称为脉冲调幅(PAM)信号。
在满足抽样定理的条件下，抽样信号保留了原信号的全部信息。
并且，从抽样信号中可以无失真地恢复出原信号。
抽样定理在通信系统、信息传输理论方面占有十分重要的地位。
数字通信系统是以此定理作为理论基础的。
在工作设备中，抽样过程是模拟信号数字化的第一步。
抽样性能的优劣关系到整个系统的性能指标。
作为例子，图1-1示意地画出了传输一路语音信号的PCM系统。
从图中可以看出要实现对语音的PCM编码，首先就要对语音信号进行抽样，然后才能进行量化和编码。
因此，抽样过程是语音信号数字化的重要环节，也是一切模拟信号数字化的重要环节。
图1-1 单路PCM系统示意图为了让实验者形象地观察抽样过程，加深对抽样定理的理解，本实验提供了一种典型的抽样电路。
除此，本实验还模拟了两路PAM通信系统，从而帮助实验者初步了解时分多路的通信方式。
2、抽样定理抽样定理指出，一个频带受限信号m(t)如果它的最高频率为f H(即m(t)的频谱中没有f H以上的分量)，可以唯一地由频率等于或大于2f H的样值序列所决定。
MC1648
实验五(C) PLL锁相环实验一．实验目的本实验要求熟悉锁相环的基本原理，掌握锁相环的设计方法和主要技术指标的测量方法。
具体要求是：1．了解锁相环的构成及其工作原理；2．掌握锁相环的主要性能指标及设计、计算方法；3．掌握锁相环在通信电路中的典型应用；4．了解锁相频率综合器的工作原理并测量主要指标。
二．实验原理锁相环（Phase Locked Loop）即通常所说的PLL在通信电路中有非常广泛的应用。
基本的锁相环电路由鉴相器、环路滤波器和压控振荡器组成，如图：从图中可以看出锁相环是一个相位反馈控制的振荡器，当输出信号和输入信号相位差相同时，鉴相器输出0，环路锁定。
此时输出信号频率和相位与输入参考信号频率和相位相同，因此可以达到本地振荡信号频率跟踪参考信号频率的基本功能。
实际锁相环根据鉴相器特性和压控振荡器特性不同，锁相环锁定时相差可能不为零，但为常数，输出信号与输入频率相等。
锁相环良好的频率跟踪特性使得它大量用于通信电路中，下图是无线接收机中典型应用：图中可以看到一次下变频及基带解调的本振电路都用到PLL电路。
这是因为高频通信频率很高，通信带宽一定时，频率稳定性非常重要，或者是由于接受端需要与发射端相关的载波信号才能实现正常的通信功能。
为了实现很高的频率稳定性同时频率可控变化，例如发射机上变频本振电路，经常需要用到频率综合器也是由PLL电路组成的，如图：图中主要增加了两个1/R和1/N的分频器，以实现对固定参考频率源输出可变的输出频率的功能。
有关系式：N f R f out ref =即f R N f out ref=，此关系式为频率综合器的基本关系式。
锁相环路的特点 １.具有良好的带通滤波性能 ２.具有准确的频率跟踪性能３.具有较好的低门限特性锁相环路分析一般锁相环路是由鉴相器、环路滤波器和压控振荡器组成的相位反馈系统，常用反馈控制理论来分析锁相环路。
一般来讲鉴相器的鉴相特性是非线性的，锁相环路的电路方程是一个非线性微分方程，需要用非线性理论进行分析。
浅谈压控振荡器在锁相环电路中的应用
它 为环路 中的固有积分环节 。式 （ —１） １ ７ 就是压控振荡器 相位
控制特性 的数学模型 ， 若对式 （ —１） １ ７ 进行拉 氏变换 ， 可得 到在 复频域 的表示式 为
０ （）： ｋ ２ｓ ｄ （ —１） １ ８
３有 源比例积 分滤波器 ［ ） Ｊ 有源 比例积分滤波 器 由运算 放 大器组 成 ， 电路 如 图 ５所
ｌ — 一 ＝ ０ ｌ — ｍ
“
：
（＿ ） ｌ ） １ ５ 一 ，
此时 ， 出信 号的频率 已偏离 了原来 的 自由振荡 频率 ｏ 输 （ 控制 电压 ｕ （） ０时 的频率 ）其 偏移量 由式（ —４ 和 （ —５ ｃｔ＝ ， １ ） １ ）
得 到为
ｄ ｏｔ ０（）
了
（） ａ时域模型
（） ｂ频域模型
图 ３ 环路滤 波器的模型
１ ２ 环 路 滤 波 器 ．
：ｔ 一 ０ ． Ｏ ｒ
（— ） 卜 。 １ ６ ，
环路 滤波器（ Ｆ 是 一个 线性低 通滤 波器 ， Ｌ） 用来 滤 除误差
电压 ｕ （） ｄ ｔ中的高频分量和噪声 ， 更重要 的是它对 环路参数 调 整起 到决定性的作用 ， 其模 型如 图 ３所示 。
示 。当运算放大器开环 电压 增益 Ａ为有 限值 时 ， 它的传递 函
（ 一 ￣ ） ＋ 一 ０ （） ０ ｔ ０ ｏ
（ —３ １ ）
由频率和相位之 间的关系可得两信号之 间的瞬时频差为
Ｔ
： 一 一Ｔ ｏｔ ｄ （ ０ ） Ｃ 一Ｔ Ｏ一 ｒ
（ １
－
４ ）
图 ２ 线性鉴相器 的频域 数学模 型
锁定后 两信号之 间的相位差表现为一 固定 的稳态 值。即
3VCO锁相电路
实验三VCO锁相环电路1一、实验目的：1、掌握VCO压控振荡器的基本工作原理，加深对基本锁相环工作原理的理解。
2、熟悉锁相环数字频率合成器的电路组成与工作原理。
3、掌握锁相环的基本原理4、掌握锁相式数字频率合成器的设计二、实验电路工作原理：锁相环是无线电发射中使用频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL集成电路，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL 集成电路所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL集成电路的电压输出端的电压发生变化去控制VCO，直到相位差恢复，图3-1 VCO电路原理图达到锁频的目的，能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
VCO电路原理图如图3-1所示。
1、4046锁相环芯片介绍4046锁相环的功能框图如图2所示，外线排列管脚功能简要介绍：第1引脚（PD03）：相位比较器2输出的相位差信号，为上升沿控制逻辑。
第2引脚（PD01）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性，为PD01=PD11 PD12第3引脚（PD12）：相位比较器输入信号，通常PD为来自VCO参考信号。
第4引脚（VCO0）：压控振荡器的输出信号。
第5引脚（INH）：控制信号输入，若INH为低电平，则允许VCO工作和源极跟随器输出：若INH为高电平，则相反，电路将处于功耗状态。
第6引脚（CI）：与第7引脚之间接一电容，以控制VCO的振荡频率。
第7引脚（CI）：与第6引脚之间接一电容，以控制VCO的振荡频率。
第8引脚（GND）：接地。
第9引脚（VCO1）：压控振荡器的输入信号。
2第10引脚（SF0）：源极跟随器输出。
第11引脚（R1）：外接电阻至地，分别控制VCO的最高和最低振荡频率。
第12引脚（R2）：外接电阻至地，分别控制VCO的最高和最低振荡频率。
第13引脚（PD02）：相位比较器输出的三态相位差，它采用PD11、PD12上升沿控制逻辑。
分立锁相环设计与验证
锁相环一、实验原理许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成框图如图1所示。
)t图1 锁相环基本原理框图图1所示的是锁相环基本原理框图。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u d(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u c(t)，对振荡器输出信号的频率实施控制。
锁相环法载波提取:当u i(t)为固定频率正弦信号（θi(t)为常数）时，在环路的作用下，VCO输出信号频率可以由固有振荡频率ωo(即环路无输入信号、环路对VCO无控制作用是VCO的振荡频率)，变化到输入信号频率ωi，此时θo(t)也是一个常数，u d(t)、u c(t)都为直流。
称此为环路的锁定状态。
定义△ω=ω-ωo为环路固有的频率差，△ωp表示环路的捕捉带，△ωh表示环路的同步带，模拟锁相环中△ωp<△ωh。
当|△ωo|<△ωp时，环路可以进入锁定状态；当|△ωo|<△ωh时，环路也可以保持锁定状态；当|△ωo|>△ωp时，环路不能进入锁定状态，环路锁定后若△ωo发生变化使|△ωo|>△ωh，环路也不能保持锁定状态。
这两种情况下，环路都将处于失锁状态。
失锁状态下u d(t)是一个上下不对称的差拍电压，当|△ωi|>△ωo时，是u d(t)上宽下窄的差拍电压；反之，u d(t)是一个下宽上窄的差拍电压。
实验十锁相环电路测试
实验十 锁相环电路测试一、实验目的1． 加深对锁相环大体工作原理的明白得。
2． 把握锁相环同步带、捕捉带的测试方式，增加对锁相环捕捉、跟踪和锁定等概念的明白得。
3． 把握集成锁相环CD4046的利用方式。
二、实验仪器1．锁相环调频与测试电路实验板2．高频信号源、低频信号源、100MHz 双踪示波器、万用表。
三、锁相环与CD4046集成锁相环锁相环由相位比较器(PC)、低通滤波器( LP)、压控振荡器( VCO)三个大体部件组成。
锁相环路是一个相位误差操纵系统，它将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。
锁相环路由于具有良好的跟踪特性、窄带滤波特性和良好的门限特性等一些特殊的性能，而普遍应用于电子技术的各个领域。
图10-1是锁相环的组成框图。
图10-1锁相环的组成框图相位比较器用来比较输入信号)(t u i 与压控振荡器输出信号)(t u o 的相位，输出电压对应于这两个信号相位差的函数，称为误差电压)(t u d 。
低通滤波器是滤除)(t u d 高频分量及噪声，输出低频分量。
压控振荡器受环路滤波器输出低频电压)(t u C 的操纵,使振荡频率向输入信号的频率靠拢，最后若是压控振输出信号的频率和输入信号的频率维持一致，二者的相位差维持某一恒定值，那么相位比较器的输出将是一个恒定直流电压，低通滤波器的输出就是一个直流电压，这时，环路处于“锁定状态”。
与锁相环有关的几个大体概念：环路锁定： 若是环路有一个输入信号)(t u i ，开始时输入频率i ω不等于VCO 的振荡频率o ω，即o i ωω≠。
若是i ω 与o ω 相差不大，在适当的范围内，相位比较器输出一误差电压)(t u d ，经低通滤波器后输出)(t u C ，操纵VCO 的频率，使其输出频率转变接近到i ω，趋向o i ωω=，而且两信号的相位差为常数，这种状态称为环路锁定。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环及压控振荡器电路实验
电子实验室
实验目的
1. 通过实验深入了解锁相环的工作原理 和特点；
2. 了解锁相环环路的锁定状态、失锁状 态、同步带、捕捉带等基本概念。
3. 掌握锁相环主要参数的测试方法。
实验内容
1. 观察模拟锁相环的锁定状态、失锁状 态及捕捉过程。
2. 观察测量环路的捕捉带和同步带。
自动相位控制方框图
θR（t）
鉴相器
Ud（t） 环路滤波器 Uc（t） 压控振荡器
θV（t）Байду номын сангаас
θV
原理图
4046管脚分布
VDD Vz IN1 OUT22 R2 R1 Vd VCO1
16 15 14 13 12 11 10 9
CD4046
12345678
OUT21 OUT1 IN2 VCO0 INH Ct Ct Vss
捕捉带与同步带
3 4
2 1
f
fi3 fi4
fv
捕捉带 同步带
fi2 fi1
捕捉带 fV= fi2-fi4 同步带 fL= fi1- fi3
ΔfP =K0ΔV2/2
ΔfH =K0ΔV1/2 K0=18 HZ/V
思考题
1、VCO的固有振荡频率fv由哪些参数决 定？当改变时，锁相环的捕捉带与同步 带是否改变？