可逆计数器实验报告
VHDL实验报告03137
VHDL实验报告60 庄炜旭实验三. 4位可逆计数器，4位可逆二进制代码－格雷码转换器设计一．实验目的学习时序电路的设计,仿真和硬件测试,进一步熟悉VHDL设计技术1. 学习４位可逆计数器的设计2. 学习４位可逆二进制代码－格雷码转换器设计二．实验内容设计4位可逆计数器，及4位可逆二进制代码－格雷码转换器，并仿真，下载。
[具体要求]1.4位可逆计数器a)使用CLOCK_50作为输入时钟，其频率为50MHz（对于频率大于50Hz的闪烁，人眼会看到连续的光），因而，对其进行225的分频后，再用于时钟控制。
（可利用实验一）b)使用拨码开关SW17作为模式控制，置‘1’时为加法计数器，置‘0’时为减法计数器，同时使用LEDR17显示SW17的值。
c)使用KEY3作为异步复位开关（按下时为0，不按为1），当为加法计数器时，置“0000”，当为减法计数器时，置“1111”。
d)使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高位，LEDR0为低位。
2.4位可逆二进制代码――格雷码转换器a)使用拨码开关SW17作为模式控制，置‘1’时为二进制代码―>格雷码转换，置‘0’时为格雷码―>二进制代码，同时使用LEDR17显示SW17的值。
b)使用拨码开关SW3, SW2, SW1, SW0作为输入的被转换数，SW3为高位，SW0为低位。
c)使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高位，LEDR0为低位。
三．管脚设定SW[0]PIN_N25SW[1]PIN_N26SW[2]PIN_P25SW[3] PIN_AE14SW[17] PIN_V2LEDR[0] PIN_AE23LEDR[1] PIN_AF23LEDR[2] PIN_AB21LEDR[3] PIN_AC22LEDR[17] PIN_AD12KEY[3] PIN_W26CLOCK_50 PIN_N2四．相关知识二进制代码与格雷码相互转换格雷码（Gray Code，简称G码）是典型的循环码，它是由二进制码（Binary，简称 B 码）导出的。
设计一个异步四位二进制计数器实验报告捞金版
/广西大学实验报告纸姓名：曾宪金0802100513 电气工程学院电气自动化类专业085 班2009年12月18日实验内容________________________________ 指_ 导老师宋春宁【实验名称】设计一个异步四位二进制可逆计数器【实验目的】学习用集成触发器构成计数器的方法。
【设计任务】用D 触发器（74LS74 ）设计一个异步四位二进制可逆计数器。
要求使用的集成电路芯片种类不超过3 种。
（提供器件：74LS74、CC4030）【实验用仪器、仪表】数字电路实验箱、万用表、74LS74、CC4030等。
【设计过程】用四个D 触发器串接起来可以构成四位二进制加法计数器（每个D 触发器连接为T'触发器）。
计数器的每级按逢二进一的计数规律，由低位向高位进位，可以对输入的一串脉冲进行计数，并以16 为一个计数值环。
其累计的脉冲数等于2n（n 为计数的位数）。
减法计数器的计数原理与加法计数器的计数原理相反。
1. 根据题意列出状态表，如表1。
令A=0 时，计数器为加法计数器；A=1 时，计数器为减法计数器12. 根据状态表画卡诺图确定各触发器的时钟信号方程：由卡诺图化简可得各触发器的时钟信号方程为：CP3 AQ2n AQ2n A Q2nCP2 AQ1n AQ1n A Q1nCP1 AQ0n AQ0n A Q0nCP0 为输入脉冲信号。
各触发器的输出信号为：各触发器的激励方程为：CP3 Q2n A0101110CP1 Q0n01A001110Q2n 1D2 Q2nQ3、Q2、Q1、Q0Q1n 1D1 Q1n各触发器的状态方程为：Q 3n 1D 3CP 3 Q 3nCP 3 Q 3nCP 3 Q 3nCP 3Q 2n 1D 2CP 2 Q 2nCP 2 Q 2nCP 2 Q 2nCP 2Q 1n 1D 1CP 1 Q 1nCP 1 Q 1nCP 1 Q 1nCP 1Q 0n 1D 0CP 0 Q 0nCP 0 Q 0nCP 0 Q 0nCP 0作状态转换图：Q 3Q 2Q 1Q0000 01 0001 01 0010 10 001111 1110作逻辑电路图：Q3Q Q10 111111 01 1 01010 10 1001 0 10000 0101010111101 1 0 011 011100 0 10110 1 0111运用EWB5.0仿真平台仿真电路：该电路已在EWB5.0平台仿真通过。
加减可逆计数器实训报告
一、实训目的本次加减可逆计数器实训旨在通过实际操作，加深对数字电路原理和计数器设计方法的理解，提高动手能力和实践技能。
通过本次实训，使学生掌握加减可逆计数器的设计原理、电路实现方法，并能够熟练运用相关工具进行电路仿真和测试。
二、实训环境1. 实验设备：数字电路实验箱、示波器、万用表、计算机等。
2. 实验软件：Multisim、Proteus等电路仿真软件。
三、实训原理加减可逆计数器是一种能够实现加法、减法、保持和异步清零的计数器。
它由加法计数器、减法计数器、保持电路和异步清零电路组成。
在加法计数器中，计数器的状态每增加1，输出端的状态也相应增加1；在减法计数器中，计数器的状态每减少1，输出端的状态也相应减少1；保持电路使计数器在需要保持状态时保持原有状态；异步清零电路可以在任意时刻使计数器清零。
四、实训过程1. 设计加减可逆计数器电路原理图。
2. 利用Multisim或Proteus等电路仿真软件搭建加减可逆计数器电路。
3. 设置电路参数，进行仿真测试。
4. 分析仿真结果，验证电路功能。
5. 利用数字电路实验箱搭建实物电路。
6. 测试实物电路，验证电路功能。
五、实训结果与分析1. 仿真结果分析通过仿真测试，验证了加减可逆计数器电路的功能。
在加法计数模式下，计数器能够实现从0到9的计数；在减法计数模式下，计数器能够实现从9到0的计数；在保持模式下，计数器能够保持原有状态；在异步清零模式下，计数器能够快速清零。
2. 实物电路测试结果分析利用数字电路实验箱搭建的实物电路，经过测试，验证了电路的功能。
在加法计数模式下，计数器能够实现从0到9的计数；在减法计数模式下，计数器能够实现从9到0的计数；在保持模式下，计数器能够保持原有状态；在异步清零模式下，计数器能够快速清零。
六、实训总结1. 通过本次实训，加深了对数字电路原理和计数器设计方法的理解。
2. 提高了动手能力和实践技能，学会了使用电路仿真软件进行电路设计和测试。
可逆十进制计数电路功能测试实验报告
可逆十进制计数电路功能测试实验报告可逆十进制计数电路功能测试实验报告一、引言可逆十进制计数电路是一种能够实现在十进制数字范围内进行计数的电路。
它具有多种应用，例如在时钟频率分频器、数据传输和存储器等领域中。
本实验旨在测试可逆十进制计数电路的功能，并验证其在不同输入情况下的正确性。
二、实验目的1. 理解可逆十进制计数电路的工作原理；2. 测试可逆十进制计数电路在不同输入情况下的输出结果；3. 验证可逆十进制计数电路的正确性。
三、实验装置与材料1. 实验装置：可逆十进制计数电路模块、示波器、信号发生器；2. 实验材料：连接线、电源线。
四、实验步骤步骤1：将可逆十进制计数电路模块与示波器和信号发生器连接，确保连接正确稳定。
步骤2：设置信号发生器为方波输出，并调整频率为100Hz。
步骤3：观察示波器上的输出信号，并记录每个周期内的数字变化情况。
步骤4：重复步骤2和步骤3，分别设置不同频率的方波输出，例如200Hz、500Hz等。
步骤5：通过改变信号发生器的输出波形，例如三角波、正弦波等，测试可逆十进制计数电路在不同输入情况下的输出结果。
五、实验结果与分析在本实验中，我们观察了可逆十进制计数电路在不同输入情况下的输出结果，并记录了每个周期内的数字变化情况。
以下是实验结果的总结与分析：1. 方波输入：当信号发生器以100Hz的方波频率输出时，可逆十进制计数电路按照从0到9的顺序进行计数。
每个数字在一个周期内持续显示，并在下一个周期开始时自动切换到下一个数字。
这表明可逆十进制计数电路能够正确地进行十进制计数。
2. 不同频率方波输入：我们通过改变信号发生器的方波频率为200Hz和500Hz进行测试。
结果显示，可逆十进制计数电路仍然能够按照从0到9的顺序进行计数，并且数字切换速度加快。
这表明可逆十进制计数电路对于不同频率的输入具有较好的适应性。
3. 其他波形输入：当信号发生器以三角波、正弦波等非方波形式输出时，可逆十进制计数电路仍然能够正确地进行计数。
实验二异步复位十进制可逆计数器
实验二异步复位十进制可逆计数器一、实验目的：学习时序电路的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。
图1 含计数使能、异步复位和计数值并行预置功能4位加法计数器二、实验原理：实验图1是一含计数使能、异步复位4位加法计数器，【例1】是其VHDL描述。
由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；D[3..0]是4位数据输入端。
当ENA为'1'时，多路选择器将加1器的输出值加载于锁存器的数据端；当ENA为'0'时将"0000"加载于锁存器。
三、实验内容1在MAX+plusII上参照例1进行设计、编辑、编译、综合、适配、仿真。
说明例中各语句的作用，详细描述示例的功能特点，给出其所有信号的时序仿真波形。
【例1】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4B ISPORT (CLK : IN STD_LOGIC;RST : IN STD_LOGIC;ENA : IN STD_LOGIC;OUTY : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT : OUT STD_LOGIC );END CNT4B;ARCHITECTURE behav OF CNT4B ISSIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG: PROCESS(CLK, RST, ENA)BEGINIF RST = '1' THEN CQI <= "0000";ELSIF CLK'EVENT AND CLK = '1' THENIF ENA = '1' THEN CQI <= CQI + 1;END IF;END IF;OUTY <= CQI ;END PROCESS P_REG ; --进位输出COUT<=CQI(0) AND CQI(1) AND CQI(2) AND CQI(3);END behav;四、实验内容2：将实验内容1中的计数器改为十进制可逆计数器, 进行设计、编辑、编译、综合、适配、仿真;并进行引脚锁定以及硬件下载测试。
12单片机可预置可逆4位计数器实验-5页精选文档
12．可预置可逆4位计数器1．实验任务利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关。
具体的电路原理图如下图所示2．电路原理图图4.12.13．系统板上硬件连线（1．把“单片机系统”区域中的P1.0－P1.3端口用8芯排线连接到“八路发光二极管指示模块”区域中的L1－L4上；要求：P1.0对应着L1，P1.1对应着L2，P1.2对应着L3，P1.3对应着L4；（2．把“单片机系统”区域中的P3.0/RXD，P3.1/TXD，P3.2/INT0，P3.3/INT1用导线连接到“四路拨动开关”区域中的K1－K4上；（3．把“单片机系统”区域中的P3.6/WR，P3.7/RD用导线连接到“独立式键盘”区域中的SP1和SP2上；4．程序设计内容（1．两个独立式按键识别的处理过程；（2．预置初值读取的问题（3．LED输出指示5．程序框图图4.12.2 6．汇编源程序COUNT EQU 30HORG 00HSTART: MOV A,P3ANL A,#0FHMOV COUNT,AMOV P1,ASK2: JB P3.6,SK1LCALL DELY10MSJB P3.6,SK1INC COUNTMOV A,COUNTCJNE A,#16,NEXT MOV A,P3ANL A,#0FHMOV COUNT,A NEXT: MOV P1,AWAIT: JNB P3.6,WAIT LJMP SK2SK1: JB P3.7,SK2LCALL DELY10MSJB P3.7,SK2DEC COUNTMOV A,COUNTCJNE A,#0FFH,NEX MOV A,P3ANL A,#0FHMOV COUNT,A NEX: MOV P1,AWAIT2: JNB P3.7,WAIT2 LJMP SK2DELY10MS: MOV R6,#20MOV R7,#248D1: DJNZ R7,$DJNZ R6,D1RETEND7．C语言源程序#include <AT89X51.H>unsigned char curcount;void delay10ms(void)unsigned char i,j;for(i=20;i>0;i--)for(j=248;j>0;j--);void main(void)curcount=P3 & 0x0f;P1=~curcount;while(1)if(P3_6==0)delay10ms();if(P3_6==0)if(curcount>=15) curcount=15; elsecurcount++; P1=~curcount;while(P3_6==0); if(P3_7==0)delay10ms();if(P3_7==0)if(curcount<=0) curcount=0; elsecurcount--; P1=~curcount;while(P3_7==0);。
实验二 同步模4可逆计数器
实验二同步模4可逆计数器
实验目的：1.掌握同步时序逻辑电路的设计方法。
2.加深对同步和时序两个概念的理解。
实验条件：
1.操作系统为WINDOWS 2000的计算机一台
2.Multisim 2001电子线路仿真软件一套
实验组件：双D触发器 74LS74 1片，三输入三与非门74LS10 1片，二输入二与非门74LS00 1片，二输入四异或门74LS86 1片
实验内容：
利用D触发器设计一个可逆模4计数器。
附：（选做）
利用JK触发器设计一个可逆模4计数器。
实验要求：
1.看懂光盘中的实验过程,并在Multisim 2001中使用逻辑分析仪验证结果.
2.使用方波发生器5V 1KHZ（器件库—电源—CLOCK SOURCE）提供脉冲，灯泡（器件库—指示器件—LAMP）,开关（器件库—BASIC—SWITCH—SPDT）。
3.根据实验内容，列出真值表、逻辑函数式，并在下周三上交实验报告。
附：74LS10引脚图
74LS74的逻辑符号。
实验九可逆计数器的功能测试及应用
实验九可逆计数器的功能测试及应用实验内容：1.测试74LS190和73LS191的逻辑功能，并用数码管显示，验证结果是否正确，分别画出各单元的电路图，写出各自的状态转换图。
74LS190测试电路如下图所示：（图示为加法计数状态）结果：电路能够实现十进制同步加减计数功能，当U’/D=0时，进行加法计数，在跳到0时，RCO出现短暂低电平状态，所接灯泡熄灭，MAX/MIN出现短暂高电平状态，灯发亮。
当U’/D=1时，实现减法计数，在由跳到0时，RCO短暂低电平状态所接灯泡短暂熄灭，MAX/MIN 短暂高电平状态，灯发亮。
其余时候RCO均处于高电平状态，灯亮，MAX/MIN均处于低电平状态，灯灭。
状态转换图：(顺时针方向为加法计数，逆时针方向为减法计数)74LS191测试电路如下：（图示为减法计数状态）结果：电路能够实现二进制同步加减计数功能，当U’/D=0时，进行加法计数，在跳到0时，RCO出现短暂低电平状态所接灯泡短暂熄灭，MAX/MIN出现短暂高电平状态灯短暂发亮。
当U’/D=1时，实现减法计数，在由跳到0时，RCO出现短暂低电平状态所接灯泡短暂熄灭，MAX/MIN出现短暂高电平状态，灯短暂发亮。
状态转换图：(顺时针方向为加法计数，逆时针方向为减法计数)2.测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否正确。
画出测试电路图。
74LS192测试电路：（图示为加法计数状态）结果：74LS192为双时钟同步十进制可逆计数器。
当UP接脉冲，DOWN 接1时，电路工作在加法计数状态，CO在计数跳到0时出现短暂的低电平状态，灯泡熄灭。
当UP接1，DOWN接脉冲时，电路工作在减法计数状态，BO在计数跳至0时出现短暂的低电平状态灯泡熄灭。
其余时候BO、CO均处于高电平，灯泡亮。
74LS193测试电路：（图示为减法计数状态）结果：74LS193为双时钟同步二进制可逆计数器。
当UP接脉冲，DOWN 接1时，电路工作在加法计数状态，CO在计数跳到0时出现短暂的低电平状态，灯泡熄灭。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西南民族大学
学生实验报告
20 17 ------2018学年第 2 学期
课程名称：可编程逻辑器件及应用实验
任课教师：
学院：电气信息工程学院专业：年级：班级：学号：姓名：同组人：
if(Q==0) Q<=4’hf)
else Q<=Q-1;
end
endcase
end
endmodule
4）编辑输入波形数据，选择File—New命令，在New窗口中选择Vector Waveform file选项，单击OK，即出现空白波形编辑器。
5）设置仿真器参数，选择Assignment—Settings命令，在Settings窗口下选择Category—Simulation Settings。
在右侧的Simulation mode下拉列表框中选择Timing，即选择时序仿真，并选择仿真激励文件名fdiv0.vwf。
选择Simulation period 栏，确认选中了“Run simulation until all vector stimuli are used ”
6）启动仿真器，选择Processing—starsimulation，启动仿真，直到出现Simulation was successful，仿真结束。
7）在Simulation report中观察仿真结果。
如图：
4、分析讨论；。