数字电子课程设计数字钟

数字电路课程设计报告

目录

一、..... 设计课题

二、..... 设计任务

三、..... 设计要求

四、..... 分析及设计过程

五、..... 组装及调试过程

六、..... 参考文献（各芯片功能）

七、..... 设计心得及总结

、设计课题

多功能数字钟电路设计、设计任务

给定的主要器件:

2实验原理图:

三、数字钟的功能要求

①基本功能

以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位可以用发光 二极管指示，小时的十位亦可以用发光二极管指示，灯亮为“ T,灯灭为“ 0”。 小时计数器的计时要求为“ 12翻1”。要求手动快速校时、校分或慢校时、慢校 分。②扩展功能定时控制，其时间自定；仿广播电台整点报时；触摸报整点时 数或自动报整点时数。2、设计步骤与要求：①拟定数字钟电路的组成框图，要 求设计优化，电路功能多，器件少，成本低。 ②设计并安装各单元电路，要求 布线整齐、美观，便于级联与调试。 ③测试数字钟系统的逻辑功能，使满足设 计功能的要求。④画出数字钟系统的整机逻辑电路图。 ⑤写出课程设计实验报 告。

四、设计分析于过程

本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路 与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、 装调技术及数字钟的扩展应用。

1、 数字钟的功能要求 （1）基本功能：①准确计时，以数字形式显示时、分、 秒的时间；②小时的计时要求为“ 12翻1”，分和秒的计时要求为60进位；③ 校正时间。（2）扩展功能①定时控制；②仿广播电台整点报时；

③报整点时数；④触摸报整点时数。

2、 数字钟电路系统的组成框图

如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。 其

中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。

t

丢

Ri

疋片 m§9D

IC1

ICPi ^L5SQ

ICQ MSP 2

1C7

UL58C

10?

I1LI

1.

7^1392

rt 4 m

3T

11 [B ■

!? L .

id J

J

L 3

LI 9 |7 6

4 A J

e

m

U

I® JT C -

4

gi™

U1J T4H1Q ：

$

llEtt

IUIU 2.2t

KJ 匚□

TCI 卞

|f t ■ b c <

同M 屈

］诃9厂也

I

ICS 74LSSQ **

tea

A & C

Ell ML34T (4B)

A B

1[ 3』[

ML M 91 S»2

» Qi

|[gl® |s I

H9I K2 5f 159?

I $|H P ID

5

LCli.

・心4：

(4®： f r ■

ICS

7 <131?邸 r t * it t d •

系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“ 12翻T规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

图S1-1多功能数字钟系统组成框图

3、主体电路的设计

主体电路是由功能部件或单元电路组成的。在设计这些电路或选择

部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路

或都采用CMO集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。

（1）振荡器

振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如图

S1-2所示电路为电子手表集成电路(如5C702)中的晶体振荡器电路，常取晶振的频率为32768Hz,因其内部有15级2分频集成电路，所以输出端正好得到1Hz 的标准脉冲。如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多

谐振荡器。这里选用555构成的多谐振荡器，设振荡器频fO=103Hz,电路参数如图S1-3所示，其中10KQ电位器RP可微调振荡器的输出频率fO. (2)分频器分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电台报时用的103Hz的高

音频信号和500Hz的低音频信号等。选用中规模集成电路计数器74LS90 可以完成上述功能。如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲。由74LS90的功能表可得，当它接成BCD十进制计数器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。

图S1-3 555振荡器

图S1-4振荡器与分频器电路

(3) 时分秒计数器

分和秒计数器都是模 M=60的计数器，采用中规模集成电路十进 制计数器

至少需要2片，因为1O

时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时 器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时， 数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时 规律。由此可见，时计数器的个位有 0〜9十个状态，十位只有0和1两 种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双

D 触

发器74LS74 (只用其中一个D 触发器)。时的个位虽然只有0〜9十个状 态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活 的4位2进制计数器，这里选用74LS191。再将74LS74与74LS191通过 控制门和反馈控制线进行级联，组成“ 12翻1”的小时计数器。

1

阳・

11