硬件基础微程序控制器实验报告
计算机组成原理-微程序控制器实验报告
计算机组成原理实验之微程序控制器实验一、实验目的1．掌握时序发生器的组成原理。
2．掌握微程序控制器的组成原理。
二、实验内容1．实验电路（1）时序发生器电路本实验所用的时序电路见图4.1。
电路由一个500KHz晶振、2片GAL22V10、一片74LS390组成，可产生两级等间隔时序信号T1-T4、W1-W3，其中一个W由一轮T1-T4组成，相当于一个微指令周期或硬连线控制器的一拍，而一轮W1-W3可以执行硬连线控制器的一条机器指令。
另外，供数字逻辑实验使用的时钟由MF经一片74LS390分频后产生。
图4.1 时序信号发生器（2）微程序控制器电路图4.2微程序控制器电路微地址转移逻辑表达式:A5＝D5＝μA5；A4＝D4＝C•P2+μA4；A3＝D3＝IR7•P1+μA3；A2＝D2＝IR6•P1+SWC•P0+μA2；A1＝D1＝IR5•P1+SWB•P0+μA1；A0＝D0＝IR4•P1+SWA•P0+μA0。
2．一些关键技术（1）微指令格式图4.3微指令格式（3）上述8条指令的微程序流程图如图4.4所示图4.4微程序流程图（4）微程序代码表表4-2微程序代码表微指令KT RRF WRF RRM WRM PR当前微地址00 0C 1E 06 07 0B 1D 0D 0E 0A 02 03 09 04 05 08 0F 下一微地址08 1E 06 07 1E 1D 0D 0E 1D 02 03 02 04 05 04 0F 10P0 1 . . . . . . . . . . . . . . . .P1 . . . . . . . . . . . . . . . . 1P2 . . . . . . . . . . . . . . . . .备用. . . . . . . . . . . . . . . . .TJ . 1 . . 1 1 . 1 1 . 1 . 1 . 1 . .LDIR . . . 1 . . . 1 . . . . . . . . 1PC+1 . . . . . . . . . . . . . . . . .LDPC# . 1 . . . 1 . . . . . . . . . 1AR+1 . . . . . . . . . . . 1 . . 1 . .LDAR# . 1 . . . 1 . . . 1 . . 1 . . . . LDDR1 . . . . . . . . . . . . . . . . . LDDR2 . . . . . . . . . . . . . . . . . LDRi . . . . . . . . 1 . . . . . . . .SW_BUS# . 1 1 . . 1 1 . 1 1 . . 1 1 . 1 . RS_BUS# . . . . 1 . . . . . . . . . . . . ALU_BUS# . . . . . . . . . . . . . . . . . RAM_BUS# . . . . . . . . . . 1 . . . . . . CER# . . . 1 . . . 1 . . . . . . . . 1 CEL# . . 1 . . . 1 . . . 1 . . 1 . . . LR/W# . . 0 . . . 0 . . . 1 . . 0 . . . Cn# . . . . . . . . . . . . . . . . .M . . . . . . . . . . . . . . . . .S0 . . . . . . . . . . . . . . . . .S1 . . . . . . . . . . . . . . . . .S2 . . . . . . . . . . . . . . . . .S3 . . . . . . . . . . . . . . . . .表4-2微程序代码表(续)微指令ADD SUB AND STA LDA JC STP OUT当前微地址10 18 11 19 12 1A 13 1B 14 1C 15 1F 16 17 下一微地址18 0F 19 0F 1A 0F 1B 0F 1C 0F 0F 0F 0F 0FP0 . . . . . . . . . . . . . .P1 . . . . . . . . . . . . . .P2 . . . . . . . . . . 1 . . .备用. . . . . . . . . . . . . .TJ . . . . . . . . . . . . 1 1LDIR . . . . . . . . . . . . . .PC+1 . 1 . 1 . 1 . 1 . 1 1 . 1 1LDPC# . . . . . . . . . . . 1 . .AR+1 . . . . . . . . . . . . . .LDAR# . . . . . 1 . 1 . . . . .LDDR1 1 . 1 . 1 . 1 . . . . . . .LDDR2 1 . 1 . 1 . . . . . . . . .LDRi . 1 . 1 . 1 . . . 1 . . . .SW_BUS# . . . . . . . . . . . . . .RS_BUS# . . . . . . 1 . 1 . . 1 . 1ALU_BUS# . 1 . 1 . 1 . 1 . . . . . .RAM_BUS# . . . . . . . . . 1 . . . .CER# . . . . . . . . . . . . . .CEL# . . . . . . . 1 . 1 . . . .LR/W# . . . . . . 0 . 1 . . . .Cn# . . . 1 . . . . . . . . . .M . 0 . 0 . 1 . 0 . . . . . .S0 . 1 . 0 . 1 . 0 . . . . . .S1 . 0 . 1 . 1 . 0 . . . . . .S2 . 0 . 1 . 0 . 0 . . . . . .S3 . 1 . 0 . 1 . 0 . . . . . .注：后缀为＃的信号都是低电平有效信号，为了在控存ROM中用“1”表示有效，这些信号在控制器中经过反相后送往数据通路。
微程序控制器原理实验报告
微程序控制器原理实验报告一、引言微程序控制器作为计算机系统的重要组成部分，扮演着指挥和控制计算机操作的关键角色。
本实验报告将对微程序控制器的原理进行探讨，并描述相关实验的设计、步骤、结果和分析。
二、微程序控制器的原理2.1 微程序控制器的概念微程序控制器是一种控制计算机操作的技术，通过将指令集中的每个指令分解为一系列微操作，并以微指令的形式存储在控制存储器中，从而实现指令的执行控制。
2.2 微指令的组成和格式微指令由多个字段组成，每个字段代表一个微操作控制信号。
常见的微指令格式包括微地址字段、条件码字段、操作码字段等。
2.3 微指令的执行过程微指令的执行过程包括指令的取指、译码、执行和写回等阶段。
每个阶段对应微指令的不同部分，通过控制信号的转换和传递，完成相应的操作。
三、微程序控制器的设计与实验3.1 设计思路在进行微程序控制器实验前，需要明确实验的目标和设计思路。
实验通常包括以下几个步骤：确定指令集、确定微指令格式、设计控制存储器、设计控制逻辑电路等。
3.2 实验步骤1.确定指令集：根据实验需求，确定需要支持的指令集。
2.确定微指令格式：根据指令集的要求，设计适合的微指令格式。
3.设计控制存储器：根据微指令格式，设计控制存储器的结构和内容。
4.设计控制逻辑电路：根据微指令的执行过程，设计控制逻辑电路，实现指令的控制和转换。
5.构建实验平台：将设计的控制存储器和控制逻辑电路构建成实验平台，并与计算机系统相连。
6.进行实验：在实验平台上执行指令，观察和记录实验结果。
3.3 实验结果与分析根据实验步骤中的设计和操作，得到了相应的实验结果。
通过比对实验结果和预期效果，可以对微程序控制器的设计和实验进行分析和评估。
四、总结与展望微程序控制器作为计算机系统的关键组成部分，通过微操作的方式实现指令的执行控制。
本实验报告对微程序控制器的原理进行了探讨，并描述了相关实验的设计、步骤、结果和分析。
通过实验，我们深入理解了微程序控制器的工作原理和设计方法。
微程序控制器_实验报告
微程序控制器_实验报告本次实验使用的是微程序控制器，主要涵盖了微程序控制器的概念、微指令的设计、微指令的执行以及测试和调试方法等。
首先，我们需要了解什么是微程序控制器。
微程序控制器是一种专门用于控制计算机操作的控制器，其中的微指令由微程序控制器产生。
微程序控制器的主要优点是提高了计算机系统的可控性和可编程性，可避免在操作过程中出现复杂的电路切换。
在实验中，我们主要是操作微指令的设计和执行。
微指令需要根据指令的类型以及相应的操作码进行设计，确保计算机能够正确地执行指令。
在设计微指令过程中，我们要考虑到指令执行时需要进行的操作、信号的传递以及各个部分之间的协调。
在微指令设计完成后，需要进行微指令的执行。
微指令执行的过程也是十分关键的，这需要对微指令的执行顺序进行精密设计以保证整个计算机发挥最大的性能。
实验中我们了解了基本的微指令执行步骤，包括状态存储器、微指令计数器、微指令发生器以及微指令存储器等。
除了微指令设计和执行外，测试和调试也是实验中比较重要的步骤。
这一步骤旨在确保整个计算机系统能够正常运行，同时也可以在测试过程中发现和纠正存在的错误。
在测试过程中，我们需要编写测试程序，通过输入不同的指令类型和操作码来测试微指令是否能够正确地执行。
在调试过程中，我们需要通过检查微指令执行的每个步骤，找到代码中存在的错误并进行修正，以保证计算机的正常运行。
在实验中，学习了微程序控制器的基本知识，包括微指令的设计和执行以及测试和调试方法。
这些知识对于计算机专业的学生非常重要，可以帮助他们深入了解计算机系统的运行原理及其基本结构。
同时也可以为今后的工作和研究提供基础知识和经验。
计算机组成原理实验报告三微程序控制器实验
微程序控制器实验报告一、实验目的(1)掌握微程序控制器的功能、组成知识。
（2）掌握为程序的编制、写入、观察微程序的运行二、实验设备：PC机一台，TD-CM3+实验系统一套三、实验原理：微程序控制器的基本任务是完成当前指令的翻译和执行，即将当前指令的功能转换成可以控制的硬件逻辑部件的为命令序列，完成数据传送和个汇总处理操作，他的执行方法是将控制各部件的微命令的集合进行编码，即将微命令的集合仿照及其指令一眼，用数字代码的形式表示，这种表示陈伟微指令。
这样就可以用一个微指令序列表示一条机器指令，这种为指令序列称作为程序。
微程序存储在一种专用的存储器中，成为控制储存器四、实验步骤1.对为控制器进行读写操作：（1）手动读写：①按图连线：②将MC单元编程开关置为“编程”档，时序单元状态开关置为“单步”档，ADDR 单元状态开关置为“置数”档③使用ADDR单元的低六位SA5…SA0给出微地址MA5…MA0，微地址可以通过MC 单元的MA5…MA0微地址灯显示④CON单元SD27…SD20，SD17…SD10，SD07…SD00开关上置24位微代码，待写入值由MC单元的M23…M024位LED灯显示⑤启动时序电路（按动一次TS按钮），即将微代码写入到E2PROM2816的相应地址对应单元中⑥重复③④⑤三步，将下图微代码写入2816芯片中二进制代码表（2）联机读写：①将微程序写入文件，联机软件提供了微程序下载功能，以代替手动读写微控制器，但微程序得以指定的格式写入本次试验的微程序如下：：//************************************************************// :// // :// 微控器实验指令文件 // ：// // ：//************************************************************// ：//***************Start Of MicroController Data****************//$M 00 000001;NOP$M 01 007070;CON(INS)->IR,P<1>$M 04 002405;R0->A$M 05 04B201;R0->B$M 30 001404;A加B->RO$M 32 183001;IN->R0$M 33 280401;R0->OUT$M 35 000035;NOP;//***************End Of MicroController Data*******************// ②写入微程序用联机软件的“【转存】-【装载数据】”功能将改格式文件装载入试验系统。
微程序控制器实验报告
一、实验目的1、通过实验,进一步理解微程序控制器的组成结构。
理解微程序控制器的控制原理2、加深理解微程序控制器的工作原理。
掌握指令流程与功能3、理解掌握微程序控制器的设计思路与方法二、实验内容与步骤1、微程序控制器的组成原理控制存储器：实现整个指令系统的所有微程序，一般指令系统是规定的由高速半导体存储器构成，容量视机器指令系统而定，取决于微程序的个数，其长度就是微指令字的长度。
微指令寄存器：存放从控存读出的当前微指令。
微操作控制字段将操作控制信号送到控制信号线上，微地址字段指出下一条微地址的形成。
微地址寄存器：存放将要访问的下一条微指令地址地址转移逻辑：形成将要执行的微指令地址，形成方式：取指令公操作所对应的微程序一般从控存的0地址开始，所以微程序的人口地址0是由硬件控制的。
当出现分支时，通过判别测试字段、微地址字段、和执行部件的反馈信息形成后即微地址。
Cpu设计步骤：1.拟定指令系统2.确定总体结构（数据通路）3.安排时序4.拟定指令流程。
根据指令系统，写出对应所有机器指令的全部微操作机器节拍安排，然后列出操作时间表5.确定微指令的控制方式、下地址形成方式、微指令格式及微指令字长，编写全部的微指令的代码，最后将编写的微指令放入控制存储器中。
微程序控制器的设计步骤（1）设计微程序确定微程序流程图，也就是控制算法流程图。
（2）确定微指令格式微指令格式中的操作控制字段取决于执行部件的子系统需要多少微指令。
假定采用直接控制方式，执行部件需要10个微命令，则操作控制字段需要10位。
测试判别字段取决于微程序流程图中有多少处分支转移。
假定有3处分支，则测试判别字段需要3位。
下址字段取决于微程序流程图的规模。
假定微程序共用50条微指令，则下址字段至少需要6位。
这是因为ROM地址译码时，26=64，6位地址可容纳64条微指令。
（3）将微程序编译成二进制代码（4）微程序写入控制存储器（5）设计硬件电路三、实验现象--CPU 头文件cpu_defsLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;PACKAGE cpu_defs IS --定义程序包，包头，包体TYPE opcode IS (load, store, add, sub, bne); --这个语句适合于定义一些用std_logic 等不方便定义的类型，综合器自动实现枚举类型元素的编码，一般将第一个枚举量（最左边）编码为0 CONSTANT word_w: NATURAL :=8;CONSTANT op_w: NATURAL :=3;CONSTANT rfill: STD_LOGIC_VECTOR(op_w-1 downto 0):=(others =>'0');--FUNCTIOn slv2op(slv:IN STD_LOGIC_VECTOR) RETURN opcode;FUNCTION op2slv(op:in opcode) RETURN STD_LOGIC_VECTOR;END PACKAGE cpu_defs;PACKAGE BODY cpu_defs ISTYPE optable IS ARRAY(opcode) OF STD_LOGIC_VECTOR(op_w-1 DOWNTO 0);--数组有5个元素，其他均0CONSTANT trans_table:optable :=("000", "001", "010", "011", "100");FUNCTION op2slv(op:IN opcode) RETURN STD_LOGIC_VECTOR ISBEGINRETURN trans_table(op);END FUNCTION op2slv;END PACKAGE BODY cpu_defs;--实验7-8 微程序控制器实验LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL,IEEE.NUMERIC_STD.ALL;USE WORK.CPU_DEFS.ALL;--使用自己定义的程序包ENTITY CPU ISPORT( clock : IN STD_LOGIC;--时钟reset : IN STD_LOGIC;--复位mode : IN STD_LOGIC_VECTOR(2 DOWNTO 0); --查看用mem_addr : INUNSIGNED(word_w-op_w-1 DOWNTO 0);--地址output : OUT STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);data_r_out : OUT STD_LOGIC_VECTOR(19 DOWNTO 0);--微指令Rop_out : OUT STD_LOGIC_VECTOR(op_w-1 DOWNTO 0);--操作码add_r_out : OUT UNSIGNED(4 DOWNTO 0) --微地址R);END ENTITY;ARCHITECTURE rtl OF CPU ISTYPE mem_array IS ARRAY (0 TO 2**(word_w-op_w)-1) OF STD_LOGIC_VECTOR(word_w-1DOWNTO 0);--定义RAMSIGNAL mem : mem_array;CONSTANT prog : mem_array:=(0=> op2slv(load) & STD_LOGIC_VECTOR(TO_UNSIGNED(4,word_w-op_w)),1=> op2slv(add) & STD_LOGIC_VECTOR(TO_UNSIGNED(5,word_w-op_w)),2=> op2slv(store) & STD_LOGIC_VECTOR(TO_UNSIGNED(6,word_w-op_w)),3=> op2slv(bne) & STD_LOGIC_VECTOR(TO_UNSIGNED(7,word_w-op_w)), --TO_UNSIGNED转换函数将4转换为5位“00100”4=> STD_LOGIC_VECTOR(TO_UNSIGNED(2,word_w)),5=> STD_LOGIC_VECTOR(TO_UNSIGNED(3,word_w)),OTHERS => (OTHERS =>'0'));TYPE microcode_array IS ARRAY (0 TO 14) OF STD_LOGIC_VECTOR(19 DOWNTO 0); CONSTANT code : microcode_array:=(--控制存储器0=> "00010100010000000001",1=> "00000000000110000010",2=> "00001010000000000011",3=> "00000100001000001111",4=> "00100010000000000000",5=> "00000000000100000000",6=> "00000010100001000000",7=> "00000010100000100000",8=> "00000000000110000100",9=> "01000001000000000101",10=> "00000000000110000110",11=> "00000000000110000111",12=> "00000000000110010000",13=> "10000010000000000000",14=> "00000000000000000000");SIGNAL count : UNSIGNED(word_w-op_w-1 DOWNTO 0);SIGNAL op : STD_LOGIC_VECTOR(op_w-1 DOWNTO 0);SIGNAL z_flag : STD_LOGIC;SIGNAL mdr_out : STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);SIGNAL mar_out : UNSIGNED(word_w-op_w-1 DOWNTO 0);SIGNAL IR_out : STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);SIGNAL acc_out : UNSIGNED(word_w-1 DOWNTO 0);SIGNAL sysbus_out : STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);EGINPROCESS(reset,clock)VARIABLE instr_reg : STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);VARIABLE acc : UNSIGNED(word_w-1 DOWNTO 0);CONSTANT zero : UNSIGNED(word_w-1 DOWNTO 0):=(OTHERS =>'0')VARIABLE mdr : STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);VARIABLE mar : UNSIGNED(word_w-op_w-1 DOWNTO 0);VARIABLE sysbus : STD_LOGIC_VECTOR(word_w-1 DOWNTO 0);VARIABLE microcode : microcode_array;VARIABLE add_r : UNSIGNED(4 DOWNTO 0);VARIABLE data_r : STD_LOGIC_VECTOR(19 DOWNTO 0);VARIABLE temp : STD_LOGIC_VECTOR(4 DOWNTO 0);BEGINIF reset='0' THENadd_r:=(OTHERS =>'0');count <= (OTHERS =>'0');instr_reg := (OTHERS =>'0');acc := (OTHERS =>'0');mdr := (OTHERS =>'0');mar := (OTHERS =>'0');z_flag <='0';mem <= prog;sysbus :=(OTHERS =>'0');ELSIF RISING_EDGE(clock) THEN--microprogram controllerdata_r := code(TO_INTEGER(add_r));IF data_r(4 DOWNTO 0)="01111" THEN --判断下地址temp:="01" & op(2 DOWNTO 0);add_r := UNSIGNED(temp);ELSIF data_r(4 DOWNTO 0)="10000" THENIF z_flag='1' THENadd_r:="01110";ELSEadd_r :="01101";END IF;ELSEadd_r := UNSIGNED(data_r(4 DOWNTO 0));END IF;data_r_out <=data_r;add_r_out <= add_r;--PCIF data_r(16)='1' THEN --PC_bus='1'sysbus := rfill & STD_LOGIC_VECTOR(count);END IF;IF data_r(19)='1' THEN --load_PC='1'count <= UNSIGNED(mdr(word_w-op_w-1 DOWNTO 0));ELSIF data_r(10)='1' THEN --INC_PC='1'count <= count+1;ELSEcount <= count;END IF;--IRIF data_r(15)='1' THEN --load_IRinstr_reg := mdr;END IF;IF data_r(9)='1' THEN --Addr_bus='1'sysbus := rfill & instr_reg(word_w-op_w-1 DOWNTO 0);END IF;op <= instr_reg(word_w-1 DOWNTO word_w-op_w);IR_out <= instr_reg;op_out <=op;--ALUIF data_r(17)='1' THEN --load_ACC='1'acc:=UNSIGNED(mdr);END IF;IF data_r(11)='1' THEN --ALU_ACC='1'IF data_r(6)='1' THEN --ALU_add='1'acc := acc + UNSIGNED(mdr);ELSIF data_r(5)='1' THEN --ALU_sub='1'acc := acc - UNSIGNED(mdr);END IF;END IF;IF data_r(18)='1' THEN --ACC_bus='1'sysbus := STD_LOGIC_VECTOR(acc);END IF;IF acc=zero THENz_flag <='1';ELSEz_flag <='0';END IF;acc_out<= acc;--RAMIF data_r(14)='1' THEN --load_MAR='1'mar := UNSIGNED(sysbus(word_w-op_w-1 DOWNTO 0));ELSIF data_r(12)='1' THEN --load_MDR='1'mdr := sysbus;ELSIF data_r(8)='1' THEN --CS='1'IF data_r(7)='1' THEN --R_NW='1'mdr := mem(TO_INTEGER(mar));ELSEmem(TO_INTEGER(mar))<=mdr;END IF;END IF;IF data_r(13)='1' THEN --MDR_bus='1'sysbus:=mdr;END IF;mdr_out <= mdr;mar_out <= mar;END IF;sysbus_out <=sysbus;END PROCESS;PROCESS(mode,mem_addr)BEGIN--mode=0 -> sysbus--mode=1 -> PC--mode=2 -> result of ALU--mode=3 -> IR--mode=4 -> MAR--mode=5 -> MDR--mode=6 -> memoutput <= (OTHERS =>'0');CASE mode isWHEN "000" =>output<=sysbus_out;WHEN "001" =>output(word_w-op_w-1 DOWNTO 0)<= STD_LOGIC_VECTOR(count);WHEN "010" =>output <= STD_LOGIC_VECTOR(acc_out);WHEN "011" =>output <= IR_out;WHEN "100" =>output(word_w-op_w-1 DOWNTO 0) <= STD_LOGIC_VECTOR(mar_out);WHEN "101" =>output <= mdr_out;WHEN "110" =>output <= mem(TO_INTEGER(mem_addr));WHEN others =>output <= (OTHERS =>'Z');END CASE;END PROCESS;END ARCHITECTURE;现象结果：四、实验体会原本对于控制器的设计还是一片空白，通过实验初步理解微程序控制器的组成结构。
硬件基础 微程序控制器实验报告
湖南大学HUNAN UNIVERSITY硬件基础实验2实验报告一、实验预习1.书中的图形实现微程序控制器，中间的映射逻辑究竟是怎么实现的？答：但出现分支时，预设端信号由IR决定。
IR为1时信号有效，输出为1.通过IR的值映射为下址的低三位，从而产生下址。
2.书中设计用到了强写强读，为什么要设计这个功能？答：满足用户因为没有初始化mif文件时输入数据的需要。
二、实验目的微程序控制器实验的主要任务：生成CPU里的控制信号，并使程序按正确的顺序执行。
核心部分是ROM，存放机器指令的微程序。
1、掌握微程序控制器的组成、工作原理；2、掌握微程序控制器的基本概念和术语：微命令、微操作、微指令、微程序等；3、掌握微指令、微程序的设计及调试方法；4、通过单步运行若干条微指令，深入理解微程序控制器的工作原理；二、实验电路图1附：电路图过大，请放大观察详情三、实验原理将机器指令的操作（从取指到执行）分解为若干个更基本的微操作序列，并将有关的控制信息（微命令）以微码的形式编成微指令输入到控制存储器中。
这样，每条机器指令将与一段微程序对应，取出微指令就产生微命令，以实现机器指令要求的信息传送与加工。
四、实验步骤及概述1)设计状态机部分a、编写VHDL代码如下LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY zhuangtaiji ISPORT (reset : IN STD_LOGIC := '0';clock : IN STD_LOGIC;qd : IN STD_LOGIC := '0';dp : IN STD_LOGIC := '0';tj : IN STD_LOGIC := '0';t1 : OUT STD_LOGIC;t2 : OUT STD_LOGIC;t3 : OUT STD_LOGIC;t4 : OUT STD_LOGIC);END zhuangtaiji;ARCHITECTURE BEHAVIOR OF zhuangtaiji ISTYPE type_fstate IS (idle,st1,s_st2,st4,st2,st3,s_st4,s_st3);SIGNAL fstate : type_fstate;SIGNAL reg_fstate : type_fstate;BEGINPROCESS (clock,reset,reg_fstate)BEGINIF (reset='1') THENfstate <= idle;ELSIF (clock='1' AND clock'event) THENfstate <= reg_fstate;END IF;END PROCESS;PROCESS (fstate,qd,dp,tj)BEGINt1 <= '0';t2 <= '0';t3 <= '0';t4 <= '0';CASE fstate ISWHEN idle =>IF (NOT((qd = '1'))) THENreg_fstate <= st1;ELSEreg_fstate <= idle;END IF;t1 <= '0';t2 <= '0';t3 <= '0';t4 <= '0';WHEN st1 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st1;ELSIF (((dp = '1') AND NOT((tj = '1')))) THENreg_fstate <= s_st2;ELSEreg_fstate <= st2;END IF;t1 <= '1';t2 <= '0';t3 <= '0';t4 <= '0';WHEN s_st2 =>IF ((tj = '1')) THENreg_fstate <= s_st2;ELSEreg_fstate <= s_st3;END IF;t1 <= '0';t2 <= '1';t3 <= '0';t4 <= '0';WHEN st4 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st4;ELSIF (((dp = '1') AND NOT((tj = '1')))) THENreg_fstate <= idle;reg_fstate <= st1;END IF;t1 <= '0';t2 <= '0';t3 <= '0';t4 <= '1';WHEN st2 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st2;ELSIF (((dp = '1') AND NOT((tj = '1')))) THEN reg_fstate <= s_st3;ELSEreg_fstate <= st3;END IF;t1 <= '0';t2 <= '1';t3 <= '0';t4 <= '0';WHEN st3 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st3;ELSIF (((dp = '1') AND NOT((tj = '1')))) THEN reg_fstate <= s_st4;ELSEreg_fstate <= st4;END IF;t1 <= '0';t2 <= '0';t3 <= '1';t4 <= '0';WHEN s_st4 =>IF ((tj = '1')) THENreg_fstate <= s_st4;ELSEreg_fstate <= idle;END IF;t1 <= '0';t2 <= '0';t3 <= '0';t4 <= '1';WHEN s_st3 =>IF ((tj = '1')) THENreg_fstate <= s_st3;reg_fstate <= s_st4;END IF;t1 <= '0';t2 <= '0';t3 <= '1';t4 <= '0';WHEN OTHERS =>t1 <= 'X';t2 <= 'X';t3 <= 'X';t4 <= 'X';report "Reach undefined state";END CASE;END PROCESS;END BEHAVIOR;b、新建block file选定zhaungtaiji得到电路图2)设计rom部分a、编写VHDL代码如下LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY rom ISPORT(address : IN STD_LOGIC_VECTOR (4 DOWNTO 0);q : OUT STD_LOGIC_VECTOR (27 DOWNTO 0));END rom;ARCHITECTURE SYN OF rom ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (27 DOWNTO 0);BEGINsub_wire0<="1011000000100000010100000001" WHEN address= "00000" ELSE "1110100100100000010101100010" WHEN address= "00001" ELSE "1001000100100000010100101000" WHEN address= "00010" ELSE "1110100100100000010100010101" WHEN address= "01001" ELSE "1001101100100000010100010110" WHEN address= "10101" ELSE "1001001100100000011100000001" WHEN address= "10110" ELSE "1110100100100000010100010111" WHEN address= "01010" ELSE "1001101100100000010100011000" WHEN address= "10111" ELSE "1001010100100000010000000001" WHEN address= "11000" ELSE "1110100100100000010100011001" WHEN address= "01011" ELSE "1001101100100000010100011010" WHEN address= "11001" ELSE "1001001100100000010100000001" WHEN address= "11010" ELSE "1001000101100000010000011011" WHEN address= "01100" ELSE "1001000100110000001100000001" WHEN address= "11011" ELSE "1110100100100000010100011100" WHEN address= "01101" ELSE "1011001100100000010100000001" WHEN address= "11100" ELSE "1110100100100000010100000011" WHEN address= "01110" ELSE "1001101100100000010100000100" WHEN address= "00011" ELSE "1001001100100000010110000101" WHEN address= "00100" ELSE "1001000101100000010000000110" WHEN address= "00101" ELSE "1001000100101001101100000001" WHEN address= "00110" ELSE "1110100100100000010100011101" WHEN address= "01111" ELSE "1001101100100000010100011110" WHEN address= "11101" ELSE "1001001100100000010110011111" WHEN address= "11110" ELSE "1001000101100000010000000111" WHEN address= "11111" ELSE "1001000100100001111100000001" WHEN address= "00111" ELSE "1011000000100000010100010011" WHEN address= "01000" ELSE"1110100100100000010100010100" WHEN address= "10011" ELSE "1001001100100000010100010011" WHEN address= "10100" ELSE "1011000000100000010100010001" WHEN address= "10000" ELSE "1110100100100000010100010010" WHEN address= "10001" ELSE "1001010000100000010100010001" ;q <= sub_wire0(27 DOWNTO 0);END SYN;b、新建block file选定rom得到电路图3)、整合电路图整合电路图如图1所示。
微程序控制器实验报告
微程序控制器实验报告微程序控制器实验报告引言微程序控制器是一种常见的计算机控制器，它采用微程序的方式来实现指令的执行。
在本次实验中，我们将学习和探索微程序控制器的工作原理，并通过实验验证其功能和性能。
实验目的本次实验的主要目的是通过设计和实现一个简单的微程序控制器，来深入理解微程序控制器的工作原理和原理图设计。
实验过程1. 设计微指令集在设计微程序控制器之前，首先需要确定微指令集。
微指令集是由一系列微指令组成的，每个微指令对应一个控制信号，用于控制计算机的各个组件的操作。
在本次实验中，我们选择了常见的微指令集，包括存储器读写、算术逻辑运算、数据传输等指令。
2. 设计微指令控制存储器微指令控制存储器是微程序控制器的核心组件，用于存储微指令集。
在本次实验中，我们使用了静态随机存储器（SRAM）来实现微指令控制存储器。
通过将微指令集编码为二进制数，并将其存储在SRAM中的不同地址位置，实现对微指令的存储和读取。
3. 设计微指令解码器微指令解码器用于解析微指令，并产生相应的控制信号。
在本次实验中，我们使用了组合逻辑电路来实现微指令解码器。
通过将微指令的不同位与控制信号相连，实现对微指令的解码和控制信号的生成。
4. 设计微程序计数器微程序计数器用于控制微程序的执行顺序。
在本次实验中，我们使用了计数器和触发器来实现微程序计数器。
通过将微程序计数器的输出与微指令控制存储器的地址输入相连，实现对微指令的顺序读取。
实验结果通过实验，我们成功设计并实现了一个简单的微程序控制器。
在实验中，我们编写了微指令集，并将其存储在微指令控制存储器中。
通过微指令解码器和微程序计数器的协作，我们成功实现了对微指令的解码和执行。
实验结果表明，微程序控制器能够准确地控制计算机的各个组件的操作，并实现指令的执行。
实验总结通过本次实验，我们深入了解了微程序控制器的工作原理和原理图设计。
微程序控制器作为一种常见的计算机控制器，具有灵活性和可扩展性。
微程序控制器实验报告
组成原理No.4实验---微程序控制器实验组员：组号：21号时间：周二5、6节【实验目的】(1)掌握时序发生器的组成原理。
(2)掌握微程序控制器的组成原理。
(3)掌握微程序的编制、写入、观察微程序的运行情况【实验设备】TDN-CM++，【实验原理】微程序控制器的基本任务是完成当前指令的翻译和执行，即将当前指令的功能转换成可以控制硬件逻辑部件工作的微命令序列，以完成数据传输和各种处理操作。
它的执行方法就是将控制各部件动作的微命令的集合进行编码，即将微命令的集合仿照机器指令一样，用数字代码的形式表示，这种表示称为微指令。
这样就可以用一个微指令序列表示一条机器指令，这种微指令序列称为微程序。
微程序存储在一种专用的存储器中，该存储器称为控制存储器。
实验所用的时序控制电路框图如图1可产生四个等间隔的时序信号TS1~TS4。
在图1中，为时钟信号，由实验台左上方的方波信号源提供，可产生频率及脉宽可调额方波信号；STEP是来自实验板上方中部的一个二进制开关STEP的模拟信号；START键是来自实验板上方左部的一个微动开关START的按键信号。
当STEP开关为EXEC（0TS1~TS4将周而复始地发送出去。
当STEP为STEP（1）时，按下START启动键，机器便处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机了。
利用单步方式，每次只读一条微指令，可以观察微指令的代码与当前微指令的执行结果。
另外，如果STEP开关置“STEP”，会使机器停机，CLR开关执行1→0→1操作可以使时序清零。
时序状态图如下图所示。
由于时序电路的内部线路已经连好，因此只需将时序电路与方波信号源连接，即将时序电路的时钟脉冲输入端接至方波信号发生器输入端H23上，按动启动键START后，就可产生时序信号TS1~TS4.时序电路的CLR已接至CLR模拟开关上。
编程开关具有三种状态：PROM(编程)、READ(校验)和RUN(运行)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
湖南大学HUNAN UNIVERSITY硬件基础实验2实验报告一、实验预习1.书中的图形实现微程序控制器，中间的映射逻辑究竟是怎么实现的？答：但出现分支时，预设端信号由IR决定。
IR为1时信号有效，输出为1.通过IR的值映射为下址的低三位，从而产生下址。
2.书中设计用到了强写强读，为什么要设计这个功能？答：满足用户因为没有初始化mif文件时输入数据的需要。
二、实验目的微程序控制器实验的主要任务：生成CPU里的控制信号，并使程序按正确的顺序执行。
核心部分是ROM，存放机器指令的微程序。
1、掌握微程序控制器的组成、工作原理；2、掌握微程序控制器的基本概念和术语：微命令、微操作、微指令、微程序等；3、掌握微指令、微程序的设计及调试方法；4、通过单步运行若干条微指令，深入理解微程序控制器的工作原理；二、实验电路图1附：电路图过大，请放大观察详情三、实验原理将机器指令的操作（从取指到执行）分解为若干个更基本的微操作序列，并将有关的控制信息（微命令）以微码的形式编成微指令输入到控制存储器中。
这样，每条机器指令将与一段微程序对应，取出微指令就产生微命令，以实现机器指令要求的信息传送与加工。
四、实验步骤及概述1)设计状态机部分a、编写VHDL代码如下LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY zhuangtaiji ISPORT (reset : IN STD_LOGIC := '0';clock : IN STD_LOGIC;qd : IN STD_LOGIC := '0';dp : IN STD_LOGIC := '0';tj : IN STD_LOGIC := '0';t1 : OUT STD_LOGIC;t2 : OUT STD_LOGIC;t3 : OUT STD_LOGIC;t4 : OUT STD_LOGIC);END zhuangtaiji;ARCHITECTURE BEHAVIOR OF zhuangtaiji IS TYPE type_fstate IS(idle,st1,s_st2,st4,st2,st3,s_st4,s_st3);SIGNAL fstate : type_fstate;SIGNAL reg_fstate : type_fstate;BEGINPROCESS (clock,reset,reg_fstate)BEGINIF (reset='1') THENfstate <= idle;ELSIF (clock='1' AND clock'event) THEN fstate <= reg_fstate;END IF;END PROCESS;PROCESS (fstate,qd,dp,tj)BEGINt1 <= '0';t2 <= '0';t3 <= '0';t4 <= '0';CASE fstate ISWHEN idle =>IF (NOT((qd = '1'))) THENreg_fstate <= st1;ELSEreg_fstate <= idle;END IF;t1 <= '0';t2 <= '0';t4 <= '0';WHEN st1 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st1;ELSIF (((dp = '1') AND NOT((tj = '1')))) THENreg_fstate <= s_st2;ELSEreg_fstate <= st2;END IF;t1 <= '1';t2 <= '0';t3 <= '0';t4 <= '0';WHEN s_st2 =>IF ((tj = '1')) THENreg_fstate <= s_st2;ELSEreg_fstate <= s_st3;END IF;t2 <= '1';t3 <= '0';t4 <= '0';WHEN st4 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st4;ELSIF (((dp = '1') AND NOT((tj = '1')))) THENreg_fstate <= idle;ELSEreg_fstate <= st1;END IF;t1 <= '0';t2 <= '0';t3 <= '0';t4 <= '1';WHEN st2 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st2;ELSIF (((dp = '1') AND NOT((tj = '1')))) THENreg_fstate <= s_st3;ELSEreg_fstate <= st3;END IF;t1 <= '0';t2 <= '1';t3 <= '0';t4 <= '0';WHEN st3 =>IF (((tj = '1') AND NOT((dp = '1')))) THENreg_fstate <= st3;ELSIF (((dp = '1') AND NOT((tj = '1')))) THENreg_fstate <= s_st4;ELSEreg_fstate <= st4;END IF;t1 <= '0';t2 <= '0';t3 <= '1';t4 <= '0';WHEN s_st4 =>IF ((tj = '1')) THENreg_fstate <= s_st4; ELSEreg_fstate <= idle; END IF;t1 <= '0';t2 <= '0';t3 <= '0';t4 <= '1';WHEN s_st3 =>IF ((tj = '1')) THENreg_fstate <= s_st3; ELSEreg_fstate <= s_st4; END IF;t1 <= '0';t2 <= '0';t3 <= '1';t4 <= '0';WHEN OTHERS =>t1 <= 'X';t2 <= 'X';t3 <= 'X';t4 <= 'X';report "Reach undefined state";END CASE;END PROCESS;END BEHAVIOR;b、新建block file选定zhaungtaiji得到电路图2)设计rom部分a、编写VHDL代码如下LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY rom ISPORT(address : IN STD_LOGIC_VECTOR (4 DOWNTO 0);q : OUT STD_LOGIC_VECTOR (27 DOWNTO 0));END rom;ARCHITECTURE SYN OF rom ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (27 DOWNTO 0);BEGINsub_wire0<="1011000000100000010100000001" WHEN address= "00000" ELSE"1110100100100000010101100010" WHEN address= "00001" ELSE"1001000100100000010100101000" WHEN address= "00010" ELSE"1110100100100000010100010101" WHEN address= "01001" ELSE"1001101100100000010100010110" WHEN address= "10101" ELSE"1001001100100000011100000001" WHEN address= "10110" ELSE"01010" ELSE "1001101100100000010100011000" WHEN address= "10111" ELSE "1001010100100000010000000001" WHEN address= "11000" ELSE "1110100100100000010100011001" WHEN address= "01011" ELSE "1001101100100000010100011010" WHEN address= "11001" ELSE "1001001100100000010100000001" WHEN address= "11010" ELSE "1001000101100000010000011011" WHEN address= "01100" ELSE "1001000100110000001100000001" WHEN address= "11011" ELSE "1110100100100000010100011100" WHEN address= "01101" ELSE "1011001100100000010100000001" WHEN address= "11100" ELSE "1110100100100000010100000011" WHEN address= "01110" ELSE"00011" ELSE "1001001100100000010110000101" WHEN address= "00100" ELSE "1001000101100000010000000110" WHEN address= "00101" ELSE "1001000100101001101100000001" WHEN address= "00110" ELSE "1110100100100000010100011101" WHEN address= "01111" ELSE "1001101100100000010100011110" WHEN address= "11101" ELSE "1001001100100000010110011111" WHEN address= "11110" ELSE "1001000101100000010000000111" WHEN address= "11111" ELSE "1001000100100001111100000001" WHEN address= "00111" ELSE "1011000000100000010100010011" WHEN address= "01000" ELSE "1110100100100000010100010100" WHEN address= "10011" ELSE"10100" ELSE"1011000000100000010100010001" WHEN address="10000" ELSE"1110100100100000010100010010" WHEN address="10001" ELSE"1001010000100000010100010001" ;q <= sub_wire0(27 DOWNTO 0);END SYN;b、新建block file选定rom得到电路图3)、整合电路图整合电路图如图1所示。