多相抽取滤波器的FPGA实现

合集下载

一种改进型整数倍多相滤波器在FPGA中的应用

技术的同时利用对称ＦＲ滤波器系数，以使用比传统整数型多相滤波器更少的资源，Ｉ可来获得相同的性能。
关键词：多相滤波器；取器；抽插值器；ＰＡＦＧ Βιβλιοθήκη 中图分类号：Ｎ１Ｔ７３
文献标识码：Ａ
ＡｍｐｏｅｎｅｒｌｏｙｈｓｉｅｐｉａｉｎｉＰ￣ＡＩｒｖｄＩｔｇａｌｐａｅＦｌｒＡｐｌｔｏＦ，Ｐｔｃｎ
ＬＩＢｅｉ（ｈｎｒｇＴｌｃｍｑｉｍｅｔｏｐｒｔｎＳｅｚｅ１０５Ｃｈｎ）ＺｏｇｄｅｏＥｕｐｎｒｏａｏ，ｈｎｈｎ５８５，ｉａｎｅＣｉ
ＡｂｔａｔＩｄｍｏｓｒｃ：ｍｏｅｃｍｍｕｉａｏｙｔｎｎｃｔｎｓｅｄ＃￣ｓｎｌｒｃｓｎｓａｐｅｎｓｅｔＩ．ｌｒｉｏｅｏｅｉｓｍ，ｉｔｉａｐｏｅｉｇｉｐｈｄｉｍａｙａｃ．ＦＲｆｔｓｎｆｔｇｓｎｐｓｉｅｈ
ａｕｓｎｔｅｐｏｌｐｓｆｒａｓｎｄｉｇｈｙｈａｅｏｍｎｄｙｍｍｅｒｆｌｒｏｅｉｉｎｔｉｕｔｎｅｔ，ｔｅｔｙｉｔｃｆｃｅｓｅｍｌａｉｙｈｍｏｉｅｐｏｙｓｅｉｔｒａｃｓｍｅｅｓｄｆｄｌｐｈａｆｅｃｎｏｎｕｌｓｉｌ
第２０卷第１期
２０１２年２月
电
脑
与
信
息
技术
Ｖｏ．０Ｎｏ１１．２
Ｆｂ２１ｅ．０２

CIC抽取滤波器的MATLAB设计及FPGA实现

CIC抽取滤波器的MATLAB设计及FPGA实现杨翠娥【摘要】CIC抽取滤波器是无线通信中的常用模块,一般用于数字下变频(DDC)系统中.它可以在降低采样速率的同时,完成低通滤波的作用.本论文介绍了CIC抽取滤波器的工作原理,并给出了CIC滤波器的MATLAB程序及仿真结果.最后,利用FPGA高速、高稳定性的特点,在QUAR-TUS设计环境下进行了CIC滤波器的HDL模块设计.【期刊名称】《山西电子技术》【年(卷),期】2017(000)001【总页数】3页(P46-48)【关键词】CIC;抽取;MATLAB;FPGA【作者】杨翠娥【作者单位】太原工业学院,山西太原030008【正文语种】中文【中图分类】TN911.4随着数字通信技术的发展，信号传输的速度越来越快。

这就对数字信号处理提出了更高的要求。

多速率信号处理技术可以在一个数字信号处理系统中采用多个不同的采样率，同时可以实现不同采样率之间的相互转换。

这种技术在降低高速数字系统的复杂度，减少存储量及提高灵活性等方面具有较好的性能。

数字信号的速率可以通过内插和抽取来改变，其中，内插用于上变频系统中，抽取用于下变频系统中。

无论抽取还是内插，都需要设计一个满足抽取或内插(抗混叠)要求的数字滤波器。

该滤波器性能的好坏将影响取样速率变换的效果以及实时处理的能力。

为此，积分级联梳状(CIC)滤波器得到了广泛的应用。

本文将以单级CIC抽取滤波器的设计为例进行CIC抽取滤波器的MATLAB分析设计及FPGA的实现。

积分级联梳状(CIC)抽取滤波器即实现对输入信号采样率的抽取和低通滤波，以完成信号的降速处理。

在数字下变频系统中得到了广泛应用。

CIC抽取滤波器包括积分和梳状两个基本组成部分。

如图1所示。

以单级CIC抽取系统为例，取级数N=1。

积分器实际上是单极点的FIR滤波器，反馈系数为1时的状态方程如下：根据z变换，积分器的传输函数可以表示为：梳状器也是一个对称FIR滤波器，其状态方程可以表示为：式中，D为设计参数，称为微分延迟，其传输函数为：则单级CIC滤波器的传递函数为：其传递函数的幅频特性为：如图2所示为单级CIC滤波器的幅频特性。

基于FPGA的多相DDC设计与实现

基于FPGA的多相DDC设计与实现摘要：雷达数字接收机中往往存在前端ADC输出的高速数据流与后端DSP的低吞吐率之间难以匹配的问题。

因此，本文从工程角度出发，给出了一种基于现场可编程门阵列（FPGA，Field Programmable Gate Array）的数字下变频设计方案，通过对中频信号分为4相处理以及对FIR滤波器、NCO模块进行优化，在得到有效信号的同时可以节省部分资源。

关键词：DDC；FPGA；FIR滤波器；NCO；0 引言为了提高雷达系统的作用距离和分辨力，数字阵列雷达必须具有较大的时宽和带宽，同时也就需要较高的采样率。

这就推动着高速采样器件的不断发展，使中频采样甚至射频直接采样成为可能。

然而，高速采样器件与数字信号处理器件的处理速度往往不在一个量级，很大程度上限制了电子侦察系统的发展。

目前，解决这一问题的通用方法是：高频模拟信号先进行模拟下变频至中频，AD采样中频信号，然后通过数字下变频技术，使高速率的中频信号变为低速率的基带信号，提供给后端进行数字信号处理。

同时，FPGA因其开发成本低、研发周期短、灵活方便等优点，成为复杂的数字电路或器件开发的必备手段。

因此，本文介绍一种基于FPGA的多相DDC技术，将高速率的中频信号进行多相DDC处理变为低速率的基带信号。

1 多相DDC的设计1.1DDC基本架构数字下变频（Digital Down Converter-DDC）是指将数字中频信号下变频至零中频且使数据率降至适宜DSP处理的过程。

其基本架构如图1所示，主要由数字混频器、数字控制振荡器（Numerically Controlled Osillator-NCO）、FIR滤波器以及抽取等部分构成。

图1 DDC基本架构示意图NCO产生正交本振信号送入数字混频器中，对A/D采样得到的中频信号进行混频处理，处理结果传入FIR滤波器以滤除谐波分量以及带外信号，再经过抽取模块降低数据率。

1.2多相DDC架构本实验中采用的A/D转换芯片为AD9680，有效位数14位，采样率设置为800M，中心频率为600M，传输方式采用204b协议。

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现张杰;戴宇杰;张小兴;吕英杰【摘要】为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA 验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.【期刊名称】《现代电子技术》【年(卷),期】2009(032)010【总页数】3页(P22-24)【关键词】CIC抽取滤波器;COSINE滤波器;SINE滤波器;设计优化;FPGA【作者】张杰;戴宇杰;张小兴;吕英杰【作者单位】南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071【正文语种】中文【中图分类】TP368.1抽取滤波器是Σ-Δ模/数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器,用以实现抽取和低通滤波[1]。

其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR滤波器相比，节约了硬件开销[2]。

经过仿真，抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)[3]。

但经过CIC降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。

1 CIC抽取滤波器原理经典的抽取滤波器为Hogenauer [3]CIC滤波器，其传输函数表达式为：(1)式中：参数M为降频因子，决定了CIC的通带大小；K为滤波器的阶数，对阻带衰减起到加深作用。

多相滤波器组信道化接收机的FPGA仿真实现

维普资讯
巾国集成电路
ＣｈｉｎａｎｔＩｅｇｒｅｄＩＧｕｌａｔＣｒｔ
设计
个原型理想低通滤波器ｈ）ｎ的频率响应为：
Ｈｍ） ≤ （１）
然而，上述的低通型实现结构实现起来是比较困难的，尤其是信道数多，Ｄ值很大时，图中的低通
１引言
ＦＧＰＡ在硬件结构描述上具有极大的灵活性，正适
合于这种需要并行处理的理论，所以本文选择Ｆ — ＰＡ对其进行了实现。实验的结果显示，设计达到了在软件无线电理念逐渐兴起的最近几年中，基Ｇ于多相滤波器组的信道化接收机理论正受到越来越预期的要求。
滤波器阶数可能会变得很大，若每信道配一个的话，
实现效率更低。多相滤波实现法的出现就解决了这则低通型实现的实信号滤波器组结化接收机
示：
【ｏ，其它
的结构如图２所示。
图２中第一个乘法器的本振信号，Ｄ为偶数当
ＺＨＡＯＷｅｉＡＮＧｉｇＩｉｗｅＷＪｎＬ — ｉＷｅ
（ａａａｔｅｎｅｉ，ｉｎｇＤｌｎ１６２）ＤｉＭｒｉｉｒｔＬｏｉ，ａａ１０６ｌｎｉＵｖｓｙａｎｍｉ
ＡｂｔａｔＴｅｃａｎｌｅｅｅｖｒｔｅｒｅｓｉｒｇｎｌｄａｔｇｓｏｌｓｎｌｘｒｃｉｇａｄｓｍｐｅｒｔｓｒｃ：ｈｈｎｅｉｄｒｃｉｅｈｏｙｇｔｓｏｉｉａｖｎａｅｎｍｕｔｉａｔａｔｎａｌａｅｚｔａｉｇｅｎ
多的重视。过去主要是军用，实现在复杂的战场电磁

基于FPGA的sinc3结构的数字抽取滤波器

基于FPGA的sinc3结构的数字抽取滤波器基于FPGA的sinc3结构的数字抽取滤波器基于FPGA的sinc3结构的数字抽取滤波器，今年电子设计大赛D 题必用的模块，实测效果非常好，做西格玛-德尔塔ADC必用的滤波器module sinc3(mdata1, mclk1, reset, DATA ,word_clk,mode);input mclk1; /*滤波器工作时钟*/input reset; /*滤波器复位*/input mdata1; /*接收到的待滤波的数据*/input [1:0]mode;output [15:0] DATA; /*滤波完成的数据*/output word_clk;integer location;integer info_file;reg [35:0] ip_data1;reg [35:0] acc1;reg [35:0] acc2;reg [35:0] acc3;reg [35:0] acc3_d1;reg [35:0] acc3_d2;reg [35:0] diff1;reg [35:0] diff2;reg [35:0] diff3;reg [35:0] diff1_d;reg [35:0] diff2_d;reg [15:0] DATA;reg [11:0] word_count;reg word_clk;reg init;/*Perform the Sinc ACTION*/always @ (mdata1)if(mdata1==0)ip_data1 <= 0; /* change from a 0 to a -1 for 2's comp */elseip_data1 <= 1;/*ACCUMULATOR (INTEGRATOR) Perform the accumulation (IIR) at thespeed of the modulator.Z = one sample delayMCLKOUT = modulators conversion bit rate*/always @ (posedge mclk1 or posedge reset)if (reset)begin/*initialize acc registers on reset*/acc1 <= 0;acc2 <= 0;acc3 <= 0;endelsebegin/*perform accumulation process*/acc1 <= acc1 + ip_data1;acc2 <= acc2 + acc1;acc3 <= acc3 + acc2;end/*DECIMATION STAGE (MCLKOUT/ WORD_CLK)*/ always @ (negedge mclk1 or posedge reset)if (reset)。

基于 FPGA 的数字滤波器设计与实现

基于 FPGA 的数字滤波器设计与实现引言：数字滤波器是现代信号处理的重要组成部分。

在实际应用中，为了满足不同信号处理的需求，数字滤波器的设计与实现显得尤为重要。

本文将围绕基于 FPGA的数字滤波器的设计与实现展开讨论，介绍其工作原理、设计方法以及优势。

同时，还将介绍一些实际应用场景和案例，以展示基于 FPGA 的数字滤波器在实际应用中的性能和效果。

一、数字滤波器的基本原理数字滤波器是一种将输入信号进行滤波处理，改变其频谱特性的系统。

可以对频率、幅度和相位进行处理，实现信号的滤波、去噪、增强等功能。

数字滤波器可以分为无限脉冲响应滤波器（IIR）和有限脉冲响应滤波器（FIR）两种类型。

IIR滤波器是通过递归方式实现的滤波器，其输出信号与过去的输入信号和输出信号相关。

FIR滤波器则是通过纯前馈结构实现的，其输出信号仅与过去的输入信号相关。

两种类型的滤波器在性能、复杂度和实现方式上存在一定差异，根据具体的应用需求选择适合的滤波器类型。

二、基于 FPGA 的数字滤波器的设计与实现FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，通过可编程逻辑单元（PLU）、可编程连线（Interconnect）和可编程I/O（Input/Output）实现。

其可编程性使得 FPGA 成为数字滤波器设计与实现的理想平台。

1. FPGA的优势FPGA具有以下几个优势，使得其成为数字滤波器设计与实现的首选平台：灵活性：FPGA可以根据设计需求进行自定义配置，可以通过修改硬件逻辑来满足不同应用场景的需求。

可重构性：FPGA可以重复使用，方便进行修改和优化，减少芯片设计过程中的成本和风险。

高性能：FPGA具有并行处理的能力，可以实现多通道、高速率的实时数据处理，满足对于实时性要求较高的应用场景。

低功耗：FPGA可以进行功耗优化，通过减少冗余逻辑和智能布局布线来降低功耗。

2. 数字滤波器的实现方法基于 FPGA 的数字滤波器的实现方法主要有两种：直接法和间接法。

多相滤波数字信道化的FPGA实现

基于ＦＧ提出了短波宽带数字信道化的设计思路和实现方法。仿真结果表明，ＰＡ，该设计有较强的实
用性和通用性。
关键词：电子战接收机；多相滤波；字信道化数
中图分类号：Ｎ１Ｔ７３文献标志码：Ａｄｉ１．９９ｉｉｎ１０ —８３．０２０。２ｏ：０３６／．ｓ．０１９ｘ２１．８０５ｓ
了全频段、概率盖、全全子信道并行接收的数字信
１引言
理想的电子战接收机应具备宽输入带宽、灵高
道化功能。基于ＸｌｘＶｒｘｓ５系列ＦＧｉｎｉｅ４ｘｉｔ３ＰＡ实现
的方法有较好的实用行，且其思路在类似的设计并中有较强的通用性。
Ａｂｓｒｃ：ｍｐｅｎａｉｎｏｉｉｌｃａｎｌｚｔｎｉｒｓｎｅａｅｎｐｌｐａｅｆｌｒｎｔｔｒｅＵｔａｔＩｌｍｅｔｔｆｄｇｔｈｎｅｉａｉｓｐｅｅｔｄｂｓｄｏｏｙｈｓｔｓａｄｓｍｃｕｅｏｔ — ｏａｏｉｅｆｈｎｆｒｆｌｒｎ０％ｏｅｌｐｏｕｃａｅｓｄｖｓｏｉｏｍｔｓａｄ５ｉｅｖｒａｆｓｂｈｎｎｌｉｉｉｎ．Ｔｅｃｎｒｄｃｉｎｂｔｅｉｈ—ｓｅｄｒａｈｏｔａｉｔｅｗｅｎｈｇｏｐｅｅｌ—ｔｍｅｐｉｍ—
第５２卷第８期
２１０２年８月

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

直接型实现的长度为Ｎ的ＦＲ滤波器，么Ｉ那
』一１ｖ
样率的不断提高，速率数字滤波器和滤波器组在多
很多领域有着广泛的应用。如数字音频处理、音处语
ＸＩＨａｉｉＳＵＮｉｉｎＥｘａ，Ｚｈｘｏｇ
（ｃｏｌｆＥｅｔｎｎｎｏｍａｉｎＥｇｎｅｎＱｏｇｈｕＵｉｒｔ，ａｙａｎｎ５２２，ｈｎＳｈｏｏｌｒｉａｄＩｒｔｃｏｃｆｏｎｉｅｒｇ，ｉｚｏｎｖｓｙＳｎａＨｉａ７０２Ｃｉｉｎｅｉａ）
文献标识码：Ａ
文章编号：０５９９（０２０ — ３１０１０ — ４０２１）３０３ — ３
多速率指的是一个系统中存在着两种或者两种以上的信号采样率，速率信号处理最早于２纪多Ｏ世７０年代提出，有重要的理论和工程价值。近１具０
多相抽取滤波器的ＦＧ实现米ＰＡ
谢海霞．志雄孙
（琼州学院电子信息工程学院，海南三亚５２２）７０２
摘要：信号的多相分解在多抽样率信号处理中有着重要的作用。介绍了多相分解的基本理论，结合ＦＩＲ抽取滤波器的多
相分解形式，ＶｒｏＤ用ｅｉｇＨＬ语言来实现２倍抽取滤波器的多相结构，ｕｒｓｌＱａｕ Ⅱ软件仿真输出波形，ｔ并且用ＭＡＬＢ对仿真结ＴＡ
第３５卷第３期
２１０２年６月
电子器件
ＣｉｅｅＪｕｎｌｏｌｃｏｅｉｅｈｎｓｏｒａｆｅｔｎＤｖｃｓＥｒ
Ｖ０＿５Ｎｏ３ｌ３．
Ｊｎ２１ｕ．０２
ＴｈａｉａｉｎｏｌｐｈｓｃｍａｉｎＦｉｅｎｅＲｅｌｔｏｆＰｏｙａｅＤｅｉｔｏｌｒｏＦＰＧＡｚｔ
Ｋｅｏｄ：ＩｌｒＦＧＱａｕ；ｅｉｇＨＤｙｗｒｓＦＲｆｔ；ＰＡ；ｕｒｓＩＶｒｏＬｉｅｔＩｌＥＡＥＣＣ：２０１７Ｆ１０：２０ｄｉ１．９９ｊｉｎ１０－４０２１．３００ｏ：０３６／．ｓ．０５９９．０２０．２ｓ
ｒｓｌａｄｃｍｐｒｄｉｔｈｈｅｒａｕｅｂｅｕｔｎｏａｅｔｗｉｈｔｅｔｏｖｌｙＭＡＴＬｙＡＢ，ｗｈｉｈｗａｏｒｃ．Ｆｎｌｔｒｇａｃｓｃｒｅｔｉａｌｈｅｐｏｒｍｍａｌｌｓｙ，ｂｅｆｅｗａｉｄｗｎｏｄｅｏＦＰＧＡ．ｈｅｄｓｇｔｏｆｐｌｐｈｓｅｉｔｏｌｅｓｆａｉｌｔｅｅｔｅｄｅｉｎｐｏｅｓｗａｏｌａｄｔＴｅｉｎｍｅｈｄｏｏｙａｅｄｃｍａｉｎｆｔｒｗａｅｓｂｅ；ｈｎｉｓｇｒｃｓｓｉｒｒａｉｅｙｓｆｒｅｓｏｍｏｉｙｔｅｐｒｍｅｅ．ｅｌｚｄｂｏｔｅ，ａｙｔｄｆｈａａｔｒｗａ
年来，着大规模集成电路的发展和ＡＤ、／随／ＤＡ采
１多相分解的基本理论
当在ＩＩＲ或者ＦＲ滤波器和滤波器组中实现抽Ｉ取或插值时．多相分解是非常有用的。下面以多速率抽取滤波器为例来说明多相分解的好处［７。６］－对于图１中的抽取滤波器，果Ｈ（）如Ｚ是一个用
ｒａｚｄ２ｔｅｏｐａｅｓｕｔｒｅｉａｉｌｒｉｅｉｇＨＬｓｕａｅａｅｒｙＱａｕ，ｅｆｄｔｅｅｌｅｍｓｌｈｓｒｃｅｄｃｔｎｆｔｔＶｒｏＤ，ｉｌｔｗｖｆｂｕｒｓｖｒｅｉｉｐｙｔｕｍｏｉｅｗｈｌｍｄｏｍｔｉｉｈ
ＡｂｓｒｃＰｏｙｈａｅｄｅｏｏｉｏｌｙｄａｍｐｒａｔｒｌｎｍｕｔ—ａｅｓｇａｓｐｏｅｓｎ．ｅｐｐｒｉｔｏｕｅｔａｔ：ｌｐｓｃｍｐｓｔｎｐａｅｎｉｏｔｎｏｅｉｌｉｒｔｉｎｌｒｃｓｉｇＴｈａｅｎｒｄｃｄｉｔｅｐｌｐｈｓｅｏｈｏｙａｅｄｃｍｐｏｉｉｎｔｅｒｃｍｂｎｄｗｉｈｔｅｐｌｐｈｓｅｏｏｉｉｎｆｒｏｈＲｅｉｔｏｌｅ，ｓｔｏｈｏｙ，ｏｉｅｔｈｏｙａｅｄｃｍｐｓｔｏｍｆｔｅＦＩｄｃｍａｉｎｆｔｒｏｉ
果进行验证并作比较。结果正确，最后将编程数据文件下载到ＦＧＰＡ芯片上。多相抽取滤波器的设计方法是可行的，整个设计过程由软件实现，参数易于修改。
关键词：抽取滤波器；多相分解；ＰＡＶｒｏＤＦＧ；ｅｌＨＬｉｇ
中图类号：Ｎ９１７Ｔ１．２