华中科技大学,组成原理实验报告,第二次实验,半导体存储器实验

课程实验报告课程名称：计算机组成原理

专业班级：信息安全1003班

学号：U201014669

姓名：蒋志斌

同组成员：张源信

报告日期：2012年6月

计算机科学与技术学院

目录

一、实验名称 (3)

二、实验目的 (3)

三、实验设备 (3)

四、实验任务 (3)

五、预备知识 (4)

1、RAM6116的功能特性 (4)

2、存储器芯片的工作原理 (5)

3、注意事项 (5)

六、设计思路、电路实现与电路分析说明 (5)

1、任务分析 (5)

2、设计思路 (7)

3、电路实现与详细分析说明 (7)

七、实验结果的记录与分析 (10)

八、实验中碰到的问题及解决办法 (10)

九、收获与体会 (10)

十、参考书目 (11)

一、实验名称

实验名称：半导体存储器实验

二、实验目的

1．掌握半导体随机读写存储器RAM的工作原理特性及其使用方法。

2．掌握半导体存储器进行读写的过程及读写周期、时序等。

3．掌握半导体存储器扩充的方法。

4．掌握对存储数据进行奇偶效验的原理和方法。

三、实验设备

JZYL—Ⅱ型计算机组成原理实验仪一台。

芯片：6116存储器芯片1块

74LS244数据开关2块

74LS193计数器1块

四、实验任务

根据实验指导书P12—P16页的要求，按照下图完成8位存储器基本实验内容。

要求：

1）、为了提高存储器读写数据的可靠性，在基本存储方案的基础上，自行设计电路对写入的数据进行编码处理，即形成奇偶效验码，并将产生的校验信息与数据一并保存。

2）、对读出的数据通过奇偶效验方式进行验证，检查写入的数据在保存和读出过程中是否出现错误，保证存储器数据写入读出的可靠性。

3）、校验指示灯：

当从6116读出信息时，校验指示灯亮；其它情况下灭。

4）、读写模式、读写操作：

读模式下，如果开关为读操作，则无冲突；

读模式下，如果开关为写操作，则发生冲突；

写模式下，如果开关为读操作，则发生冲突；

写模式下，如果开关为写操作，则无冲突；

5）、冲突说明：

冲突时，报警灯亮，244处于高阻态，6116不工作，7个数据灯、一个校验码灯和一个校验指示灯全灭。

模式244 6116 校验灯

读模式高阻读红/绿

写模式开通写不亮

五、预备知识

1、RAM6116的功能特性

RAM6116：RAM6116是一种2K*8位的高速静态CMOS随机存取存储器RAM （random access memory）。随机存取存储器是指存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。具有如下的功能特性：1）随机存取：所谓“随机存取”，指的是当存储器中的数据被读取或写入时，所需要的时间与这段信息所在的位置无关。

2）易失性：当电源关闭时RAM不能保留数据。

3）高访问速度：现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，取存延迟也和其他涉及机械运作的存储设备相比，也显得微不足道。 4）需要刷新：现代的随机存取存储器依赖电容器存储数据。电容器充满电后代表1(二进制)，未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失了的电荷。需要刷新正好解释了随机存取存储器的易失性。

5）对静电敏感：正如其他精细的集成电路，随机存取存储器对环境的静电荷非常敏感。静电会干扰存储器内电容器的电荷，引致数据流失，甚至烧坏电路。故此触碰随机存取存储器前，应先用手触摸金属接地。

2、存储器芯片的工作原理

这里以动态存储器(DRAM)的工作原理为例来进行介绍：

动态存储器每片只有一条输入数据线，而地址引脚只有8条。为了形成64K 地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。

当要从DRAM芯片中读出数据时，CPU首先将行地址加在A0-A7上，而后送出RAS锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读操作，以保持电荷稳定，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔15.12μs产生一次DMA请求，该请求加在DMA 控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。

3、注意事项：

1）6116在使用时，所有不使用的输入脚（地址脚）必须接地，绝对不能悬空。否则会烧坏芯片，或者使存储器芯片不能正常工作，导致实验失败。

2）193的加减信号脉冲应接到负脉冲信号端，否则会导致加减信号不能同时使用。

六、设计思路、电路实现与电路分析说明

1、任务分析

整体方案：这个实验可以参考老师所给的电路，但难点在于读写校验的设计和读写冲突的解决。通过老师的讲解和与同组成员的讨论，决定采用奇偶校验的方法进行读写校验。采用控制信号对244进行控制的方法进行冲突处理。

芯片选择与分析：根据方案的示意图，方案需要用到一个6116存储器、一个地址计数器、7个数据显示灯、读校验，写校验，冲突报警灯各一个、数据锁存器。根据需要选择了如下的芯片：RAM6116、74LS244、74LS193。其中74LS244做数据锁存器，74LS193做地址计数器。

各个芯片介绍如下：

1）6116芯片：6116芯片容量为2K*8，它有11根地址线（A0---A10)，8根数据线（I/O1---I/O8)。它有一个片选段~CS，两个读写控制端OE和~WE，OE和