计算机组成原理实验报告
计算机组成原理实验报告
实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。
二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。
先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。
（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。
7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。
四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。
本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。
计算机组成实验报告
计算机组成实验报告计算机组成实验报告(共3篇)篇一：《计算机组成与结构》实验报告11 .实验目的：1)．学习和了解TEC-2000 十六位机监控命令的用法；2)．学习和了解TEC-2000 十六位机的指令系统；3)．学习简单的TEC-2000 十六位机汇编程序设计；2.实验内容：1)．使用监控程序的R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容；2)．使用 A 命令写一小段汇编程序，U 命令反汇编刚输入的程序，用G 命令连续运行该程序，用T、P 命令单步运行并观察程序单步执行情况；3、实验步骤1)．关闭电源，将大板上的COM1 口与PC 机的串口相连；2)．接通电源，在PC 机上运行PCEC.EXE 文件，设置所用PC 机的串口为“1”或“2”, 其它的设置一般不用改动,直接回车即可；3)．置控制开关为00101（连续、内存读指令、组合逻辑、16 位、联机），开关拨向上方表示“1”，拨向下方表示“0”，“X”表示任意。
其它实验相同；4)．按一下“RESET”按键,再按一下“START”按键，主机上显示：TEC-2000 CRT MONITOR Version 1.0 April 2001Computer Architectur Lab.，Tsinghua University Programmed by He Jia >5)．用R 命令查看寄存器内容或修改寄存器的内容a.在命令行提示符状态下输入：R↙；显示寄存器的内容图片已关闭显示，点此查看图片已关闭显示，点此查看b.在命令行提示符状态下输入：R R0↙；修改寄存器R0 的内容，被修改的寄存器与所赋值之间可以无空格,也可有一个或数个空格主机显示:寄存器原值:_在该提示符下输入新的值,再用R 命令显示寄存器内容，则R0 的内容变为0036。
图片已关闭显示，点此查看6)．用D 命令显示存储器内容在命令行提示符状态下输入：D 2000↙会显示从2000H 地址开始的连续128 个字的内容；连续使用不带参数的 D 命令，起始地址会自动加128（即80H）。
计算机组成原理实验报告
计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。
实验一，逻辑门电路实验。
在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。
逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。
在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。
实验二，寄存器和计数器实验。
在本次实验中，我们学习了寄存器和计数器的原理和应用。
寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。
通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。
实验三，存储器实验。
在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。
通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。
实验四，指令系统实验。
在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。
通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。
实验五，CPU实验。
在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。
通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。
实验六，总线实验。
在本次实验中，我们学习了计算机的总线结构和工作原理。
通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。
结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。
通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。
希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。
《计算机组成原理》实验报告一
《计算机组成原理》实验报告一一、实验目的:编写程序、上机调试、运行程序是进一步学习和掌握汇编语言程序设计的必要手段。
通过本次实验, 学习、掌握运行汇编程序的相关知识。
1、二、实验内容:2、熟悉实验用微机的软、硬件配置（1）硬件: Intel Celeron 500GHz CPU、128M内存（8M作共享显存）、intel810芯片主板、集成i752显卡、maxtro20G硬盘、ps/2接口鼠标、PS/2接口键盘。
（2）软件:DOS 操作系统Windows98 seMASM汇编语言程序3、熟悉运行汇编语言所需的应用程序汇编程序使MASM连接程序使用LINK程序调试程序使用DEBUG程序4、熟悉汇编语言源程序上机操作过程（1）编辑源文件(选择可使用的文本编辑器)（2）汇编源程序文件（3）连接目标文件（4）运行可执行文件5、汇编操作举例用edit编辑myprog.asm文件；（见下图）用MASM.exe编译myprog.asm生成myprog.obj文件；C:\masm\bin> masm.exe由图中可以看出:0 个警告错误0个严格错误汇编通过, 生成mygrog.obj目标文件（如果有严格错误, 汇编不能通过, 必须返回编辑状态更改程序。
）用link.exe命令链接myhprog.obj生成myprog.exe文件！C:\masm\bin> link.exeC:\masm\bin> myprog.exe运行程序结果为:屏幕显示“Hi! This is a dollar sign terminated string.”三、实验总结:1.可以在DOS或Windows状态编辑汇编源程序2.可以使用EDIT 或记事本编辑汇编源程序, 源程序必须以.asm为扩展名。
在记事本中保存文件时, 可以加双引号“myprog.asm”,文件名就不会出现myprog.asm.txt的错误3.熟悉相关的DOS 命令cd 进入子目录mkdir 建立子目录xcopy *.* /s 拷贝当前目录下所有文件及子目录format a: 格式化A盘4.在Windows 系统下运行汇编程序, 有时会有问题, 建议大家熟悉DOS命令,DOS编辑工具, 在DOS状态下运行汇编程序。
计算机组成原理实习报告
一、实习目的本次实习旨在通过实际操作，加深对计算机组成原理理论知识的理解，提高动手实践能力。
通过实习，使学生熟悉计算机系统的基本组成，了解计算机各部件的功能和相互关系，掌握计算机组成原理的基本实验方法和技能。
二、实习内容1. 计算机系统组成结构实验（1）实验目的：了解计算机系统的基本组成，熟悉各部件的功能和相互关系。
（2）实验内容：观察计算机硬件组成，包括主板、CPU、内存、硬盘、显卡等，了解各部件的功能和作用。
（3）实验步骤：1）观察计算机硬件组成，了解各部件的名称和功能。
2）了解主板、CPU、内存、硬盘、显卡等部件之间的连接关系。
3）分析计算机系统的工作原理。
2. 计算机组成原理实验（1）实验目的：加深对计算机组成原理理论知识的理解，提高动手实践能力。
（2）实验内容：1）静态随机存储器（RAM）实验：学习静态RAM的存储方式，并执行写数据和读数据的操作。
2）指令系统实验：掌握机器指令的编写与执行过程，了解算术运算指令、逻辑运算指令、标志位的作用等。
3）微程序控制器实验：了解微程序设计的方法，掌握微程序控制器的工作原理。
4）流水线CPU实验：理解流水CPU的工作原理，掌握流水线的基本概念和性能分析。
（3）实验步骤：1）按照实验指导书的要求，连接实验电路。
2）进行静态RAM的读写操作，观察实验结果。
3）编写汇编语言程序，执行算术运算、逻辑运算等指令，观察标志位的变化。
4）设计微程序控制器，实现简单指令的执行。
5）分析流水线CPU的时空图，计算吞吐率和加速比。
3. 计算机组成原理综合实验（1）实验目的：综合运用计算机组成原理知识，设计并实现一个简单的计算机系统。
（2）实验内容：1）设计一个简单的计算机系统，包括CPU、内存、输入输出设备等。
2）编写汇编语言程序，实现特定功能。
3）实现系统的输入输出操作。
（3）实验步骤：1）根据实验要求，设计计算机系统的硬件结构。
2）编写汇编语言程序，实现系统功能。
计算机组成原理 实验报告
计算机组成原理实验报告计算机组成原理实验报告引言计算机组成原理是计算机科学与技术专业中的一门重要课程，通过实验学习可以更好地理解和掌握计算机的基本原理和结构。
本实验报告将介绍我在学习计算机组成原理课程中进行的实验内容和实验结果。
实验一：二进制与十进制转换在计算机中，数据以二进制形式存储和处理。
通过这个实验，我们学习了如何将二进制数转换为十进制数，以及如何将十进制数转换为二进制数。
通过实际操作，我更深入地了解了二进制与十进制之间的转换原理，并且掌握了转换的方法和技巧。
实验二：逻辑门电路设计逻辑门电路是计算机中的基本组成部分，用于实现不同的逻辑运算。
在这个实验中，我们学习了逻辑门的基本原理和功能，并通过电路设计软件进行了实际的电路设计和模拟。
通过这个实验，我深入理解了逻辑门电路的工作原理，并且掌握了电路设计的基本方法。
实验三：组合逻辑电路设计组合逻辑电路是由多个逻辑门组合而成的电路，用于实现复杂的逻辑功能。
在这个实验中，我们学习了组合逻辑电路的设计原理和方法，并通过实际的电路设计和模拟，实现了多个逻辑门的组合。
通过这个实验，我进一步掌握了逻辑电路设计的技巧，并且了解了组合逻辑电路在计算机中的应用。
实验四：时序逻辑电路设计时序逻辑电路是由组合逻辑电路和触发器组合而成的电路，用于实现存储和控制功能。
在这个实验中，我们学习了时序逻辑电路的设计原理和方法，并通过实际的电路设计和模拟，实现了存储和控制功能。
通过这个实验，我进一步了解了时序逻辑电路的工作原理，并且掌握了时序逻辑电路的设计和调试技巧。
实验五：计算机指令系统设计计算机指令系统是计算机的核心部分，用于控制计算机的操作和运行。
在这个实验中，我们学习了计算机指令系统的设计原理和方法，并通过实际的指令系统设计和模拟，实现了基本的指令功能。
通过这个实验，我深入了解了计算机指令系统的工作原理，并且掌握了指令系统设计的基本技巧。
实验六：计算机硬件系统设计计算机硬件系统是由多个模块组成的，包括中央处理器、存储器、输入输出设备等。
机综实验报告
一、实验模块计算机组成原理实验二、实验标题计算机组成原理实验报告三、实验内容本次实验主要围绕计算机组成原理展开，通过实际操作和理论分析，加深对计算机硬件组成和工作原理的理解。
四、实验目的1. 理解计算机硬件的基本组成，包括CPU、内存、I/O接口等。
2. 掌握计算机各组成部分之间的数据传输和通信方式。
3. 了解计算机的基本工作原理，包括指令的执行过程和中断处理等。
4. 通过实验，提高动手能力和问题解决能力。
五、实验环境实验地点：学校机房实验设备：计算机组成原理实验箱（EL-JY-II型）实验软件：相关实验软件六、实验步骤及实验结果1. CPU实验（1）实验连线：将CPU、内存、I/O接口等设备按照实验要求进行连接。
（2）写数据：向内存写入数据，通过CPU读取数据并输出。
（3）实验结果：观察数据是否正确传输，分析CPU的工作原理。
2. 内存实验（1）实验连线：将内存与CPU、I/O接口等设备连接。
（2）往存储器写数据：向内存写入数据。
（3）从存储器读数据：从内存读取数据，观察数据是否正确。
（4）实验结果：分析内存的工作原理，验证内存读写功能。
3. I/O接口实验（1）实验连线：将I/O接口与CPU、内存等设备连接。
（2）实验步骤：通过I/O接口进行数据传输。
（3）实验结果：观察数据是否正确传输，分析I/O接口的工作原理。
4. 中断实验（1）实验连线：将中断设备与CPU、内存等设备连接。
（2）实验步骤：模拟中断发生，观察CPU如何响应中断。
（3）实验结果：分析中断处理过程，理解中断在计算机中的作用。
七、实验结果的分析与总结1. 通过本次实验，我们深入了解了计算机硬件的基本组成和工作原理，掌握了CPU、内存、I/O接口等设备的工作方式。
2. 实验过程中，我们学会了如何进行实验连线、数据传输和中断处理等操作，提高了动手能力和问题解决能力。
3. 实验结果表明，计算机硬件各部分之间协同工作，共同完成指令的执行和数据的处理。
计算机组成原理实验报告
计算机组成原理实验报告引言计算机组成原理是计算机科学与技术的基础课程之一，通过实验可以更好地理解和掌握计算机的组成和工作原理。
本文将结合实验的过程和结果，详细论述计算机组成原理的一些关键概念和实际应用。
一、实验目的本次实验的目的是通过搭建一个简单的计算机系统，深入了解计算机的各个组成模块，如中央处理器(CPU)、存储器、输入输出设备等，并验证计算机的基本工作原理。
二、实验内容本次实验分为两个部分，第一部分是计算机系统的搭建，包括CPU的设计与实现、存储器的设计与实现等；第二部分是对已搭建的系统进行功能测试，包括寄存器的读写、指令的执行等。
1. CPU的设计与实现CPU是计算机的核心处理单元，它负责执行各种指令，并控制计算机的运行状态。
在本次实验中，我们采用了冯·诺依曼结构的单周期CPU设计，包括指令寄存器、算术逻辑单元、控制单元等组成部分。
通过在实验中的操作和执行，我们深入理解了指令的编码方式、运算的过程等。
2. 存储器的设计与实现存储器是计算机系统中的主要组成部分，用于存放指令和数据。
在本次实验中，我们设计了一个简单的存储器，采用了随机存取存储器（RAM）的结构。
通过实验中的存储器读写操作，我们了解了存储器的寻址方式、数据的存取过程等。
三、实验结果与分析经过实验的搭建和测试，我们成功完成了计算机系统的建设，并验证了其基本功能。
在测试过程中，我们发现了一些问题和改进之处，例如CPU的时钟频率过低导致指令执行速度较慢，存储器的容量不足等。
通过对这些问题的研究和分析，我们能够进一步优化和改进计算机系统的性能。
四、实验心得体会通过本次实验，我进一步加深了对计算机组成原理的理解和掌握。
实验中我不仅学到了理论知识，还通过动手搭建和操作实际的计算机系统，加深了对计算机组成原理的实际应用的理解。
同时，我也意识到计算机的设计和实现是一个综合性强的工程，需要考虑多方面的问题，如硬件的选择与优化、指令的设计与调度等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一8位程序计数器PC[7:0]的设计实验要求：1.分别用图形方式和V erilog HDL语言设计8位程序计数器，计数器带有复位，计数，转移功能。
2.具体要求参见1_部件实验内容.doc说明文件。
实验实现：1.用图形方式设计实现8位程序计数器，用到了两个74LS161四位十六进制计数器，主要步骤是两个四位十六进制计数器的串联，低四位计数器的进位端RCO连到高四位计数器的进位使能端ENT，然后连上reset、clk、ir[7:0]、t[1:0]、pc[7:0]、rco等输入输出信号，最后加上转移控制逻辑即可。
注意两个十六进制计数器是同步的，具体参见PC_8bit.gdf文件。
2.编译通过，建立波形仿真文件，设置输入信号参数。
注意在一张图中同时实现复位（reset低位有效）、计数、转移功能，最后加上一些文字注释即可，具体参见PC_8bit.scf文件。
3.用V erilog HDL语言设计实现8位程序计数器。
在已经实现.gdf文件的基础上使用库函数形式是很容易编写出.v文件的，不过学生选择了行为描述方式实现，因为后者更具有通用性，依次实现8位程序计数器的复位、计数、转移功能即可，具体参见PC_8bit.v文件。
4.编译仿真类似上述步骤2。
实验小结：1.这是计算机组成原理的第一个实验，比较简单，按照实验要求即可完成实验。
通果这次实验，我对Max+Plus软件的使用方法和V erilog HDL语言编程复习了一遍，为后面的实验打好基础。
实验二CPU运行时序逻辑的设计实验要求：1.用V erilog HDL 语言设计三周期时序逻辑电路，要求带复位功能，t[2:0]在非法错误状态下能自动恢复。
（比如说110恢复到001）。
2.具体要求参见1_部件实验内容.doc说明文件。
实验实现：1.用V erilog HDL 语言设计实现带复位和纠错功能的三周期时序逻辑电路。
输入clk外部时钟信号和reset复位信号（低位有效），输出ck内部时钟信号和三周期信号t[2:0]。
利用两级3位移位式分频逻辑实现，具体参见cycle_3.v文件。
2.编译通过，建立波形仿真文件，设置clk外部时钟信号和reset复位信号，Simulate 即可输出实验要求中显示的波形。
实验小结：1.刚做这个实验的时候不知道CPU运行时序逻辑设计的真实用途，在进一步学习了计算机组成原理的理论知识，做cpu4实验后才知道是用来由外部时钟信号clk产生内部时钟信号ck以及三周期信号t[2:0]的。
刚完成本次实验的时候未添加三周期信号t[2:0]的自动功能，后来完成cpu4后补上了。
实验三静态存储器的设计与读写验证实验要求：1.设计一个SRAM存储器，地址和数据都是8位，存储容量是256个字节。
2.采用异步的时序逻辑设计方式，数据是双向的，输入输出不寄存，存储器的地址也不寄存。
3.具体要求参见1_部件实验内容.doc说明文件。
实验实现：1.用图形文件方式设计实现SRAM，用到了库文件lpm_ram_io。
主要步骤是在Max+Plus下调用库文件lpm_ram_io。
调用方法有很多种，选择一种后按照实验要求中的步骤即可生成一个SRAM，注意在Max下memenab、outenab、we信号都是高位有效。
接着连上输入输出信号即可，具体参见sram.gdf 文件。
2.编译通过，建立波形仿真文件，学生未使用存储器初始化.mif文件，所以自己设计cs、rd、wra[7:0]、d[7:0]信号参数后即可Simulate，输出正确的结果，具体参见相应的sram.scf文件。
3.用.v文件方式设计实现SRAM。
主要就是.v语言中lpm_ram_io库文件的调用，除了设置相应的端口外，还要设置default parameters，比如说数据、地址是8位等等，具体参见sram.v文件。
4.编译仿真类似上述步骤2。
实验小结：1.本次实验学生第一次接触到存储器的设计，按照实验说明文档的步骤学生顺利的完成了实验，对Max+Plus下MegaWizard Plug-In Manage功能的使用有了一定的了解。
实验四16位整数运算器ALU 的设计实验要求：1.设计一个16位运算器，操作码为3位，支持8种运算。
输入a[15:0]，b[15:0]，ir[2:0]，t[2:0],输出运算结果f[15:0]和进位cy。
2.用V erilog HDL 语言实现三种描述方法，串行进位（74LS181）、提前进位（74LS181和74LS182）和行为描述（always@ case 语句块），比较这三种方法的延时和资源消耗。
3.具体要求参见1_部件实验内容.doc说明文件。
实验实现：1.首先用V erilog HDL 语言分别实现三种描述方法，编写三个.v文件，然后分别进行编译、波形仿真，由于上学期做数电实验时已经做过16位运算器（并行实现），所以通过调用74LS181和74LS182库函数，加上ir[2:0]三位操作码的逻辑转换即可完成串行进位和提前进位两种描述方式。
2.行为描述方式是最简单的，不需要任何调用库函数，编译、波形仿真结果也正确。
3.将三种描述方式整合到一个.v文件中，always@ case语句块的复杂度有所提高。
同时定义的临时变量也明显增多，具体参见ALU16.v文件。
4.编译通过后针对上述的ALU16.v文件进行波形仿真，设置输入信号的参数，注意体现出8种运算，而且加法和减法运算要求同时出现无进位（借位）和有进位（借位）。
然后Simulate一下就得到波形仿真结果，从波形仿真结果中可以看出延迟时间行为描述最长，提前进位最短。
关于资源的消耗，通过分别查看rpt文件可以知道行为描述消耗资源最多，串行进位和提前进位几乎相同，明显比行为描述少，具体参见ALU16.scf文件。
实验小结：1.本次实验的最大特色是通过几种V erilog HDL语言的描述方式使学生对V erilog HDL语言有了更为深入的了解。
调用库文件的方式比较简单，只需查看对应库文件的函数端口说明即可。
行为描述方式虽然消耗资源比较多，但是通用性更强，不要求我们对库函数非常了解。
第一阶段实验小结：1.上面四个实验是本课程第一阶段的实验任务，是一些功能部件的设计练习，每周完成一个，比较简单，都是在Max+Plus平台下完成的。
这些功能部件是cpu（或memory）的组成单元，通过练习为后面两个阶段cpu设计实验打好基础。
实验五4条指令CPU设计练习实验要求：1.实验时间是3周，第一周完成手工仿真，第二周完成模板仿真，第三周完成下载。
2.掌握MaX+Plus平台到Quartus平台的移植方法，在Quartus平台下完成本阶段的实验。
3.掌握WinDebug软件的基本使用方法。
4.掌握CPU的基本原理与结构及其设计与验证的最基本技术、方法与步骤。
实验实现：1.参考4指令功能表.doc、cpu4框图4.doc、Cpu4流程.doc三个文件，掌握本阶段实验的理论知识。
2.编译改错err_cpu4.v文件，主要有语法错误、双向数据调库格式改正、逻辑错误，改错完成后形成文件cpu4.v.3.建立波形文件cpu4.vwf ,参考cpu4_scf.scf文件进行手工仿真，Simulate后得到实验要求中的结果。
4. 完成手工仿真后，使用cpu4.v文件生成库文件cpu4.bsf，接着创建顶层文件cpu4b.bdf, 接着添加存储器模板，进行具有存储器的模板仿真。
实验说明文档中模板仿真的方式有很多种，学生选择自创建仿真模板。
按照Max+plusII to QutarusII移植须知.doc文档中的说明自己创建一个SRAM （lpm_ram_io)的模板,采用Cyclone器件编译，其中输入数据和地址寄存，输出数据不寄存。
然后添加输入输出端口，完成cpu4b.bdf文件的编辑。
5.编译通过cpu4b.bdf文件，建立相应的波形仿真文件cpu4b.vwf。
设置完输入信号reset和clk参数后Simulate一下即可得到仿真结果，通过查看仿真报告中内存情况知道10号、11号单元分别存储77、94，与实验要求一致。
6.完成模板仿真后，即可开始下载。
首先下载老师给的cpu4down文件夹，根据其中的使用说明.txt 新建cpu4.download文件夹，将自己写得cpu4.v,老师给的ep1c12.qpf、ep1c12.qsf、ep1c12.v拷入该文件夹中，以ep1c12.qbf文件为工程文件建立工程，按照使用说明.txt文件中的说明进行修改，然后编译ep1c12.v顶层文件。
7.编译完成后将ep1c12.sof文件下载入实验台的芯片中。
接着打开WinDebug软件进行下载测试。
依次打开.asm文件，加载.bin文件，然后运行（连续加复位）。
接着进行存储测试，按照实验要求读内存，发现0A号和0B号单元分别是77,94，说明下载成功。
实验小结：1.本次实验是学生做的第一次cpu设计练习，按照实验说明文档的要求一步一步完成的。
做完这次实验，学生对计算机组成原理中cpu控制模块的理论知识有了更为深入的认识，知道了每个机器周期中每个节拍具体的执行情况，对CPU的运转原理有了一定的了解。
实验六简单CPU设计实验实验要求：1.实验时间是3周，学生选择了8条指令CPU的组合逻辑设计，要求分别完成模板仿真和下载。
2.指令的条数为8条，存储器的数据总线为8位，地址总线为13位，指令字长为16位，利用四周期实现。
3.对CPU设计的方法有进一步认识，自己能够设计任何简单方式的CPU（微程序控制方式、组合逻辑控制方式、寄存器模块化方式等等）。
实验实现：1.参考3_简单CPU设计内容与选择要求.doc、CPU8设计注意问题.doc两个文件，掌握本阶段实验的理论知识。
2.利用老师给的cpu8_sim文件夹进行模板仿真。
修改cpu8.v文件，写入自己定义的四周期信号，填写组合逻辑控制模块（send address、read，write）和时序逻辑控制模块（cpu内部时序逻辑）。
编辑完成后生成cpu8.v文件。
3. 利用cpu8.v文件生成新的cpu8.bsf库函数文件，替换cpu4tvb.bdf文件中旧的cpu8模块。
接着将cpu4tvb.bdf文件设置为顶层文件。
编译通过后，利用工程中原有的cpu4tvb.vwf文件进行Simulate，查看仿真结果报告中的内存情况，发现04~0B号单元依次是F0 87 77 BB 80 C0 39 97，与实验要求中的仿真结果一致，仿真正确。
4. 利用老师给的cpu8_download文件夹进行下载验证。
将步骤2中生成的cpu8.v文件拷入老师给的cpu8_domnload文件夹中，替换原有的cpu4t.v和cpu8t.v文件。