《数字电路与逻辑设计》综合练习题及解答
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
数字电路和逻辑设计基础(含答案)
数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。
7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表
（4）写出各段化简的表达式
7.时序电路分析
补充：。
数字电路与逻辑设计(曹国清)答案
数字电路与逻辑设计（曹国清）答案第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42. （2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72 （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB⊕=+（A⊕B）=AB+AB解：真值表如下ABAB⊕ABABAB⊕AB+AB0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1 1 1由最右边2栏可知，与AB+AB的真值表完全相同。
数字电路与逻辑设计习题答案
数字电路与逻辑设计习题答案数字电路与逻辑设计习题答案数字电路与逻辑设计是计算机科学与工程领域中的重要基础课程，它涉及到数字信号的处理和转换，以及逻辑门电路的设计和分析。
学习这门课程时，习题是巩固知识和提高能力的重要途径。
下面将给出一些常见的数字电路与逻辑设计习题的答案，希望对大家的学习有所帮助。
1. 设计一个4位二进制加法器电路，实现两个4位二进制数的相加。
答案：一个4位二进制加法器电路可以由四个全加器电路组成。
每个全加器电路有三个输入：两个被加数和一个进位输入，以及两个输出：和位和进位输出。
将四个全加器电路按位级联，将进位输出连接到下一位的进位输入，最后一个全加器的进位输出作为最高位的进位输出。
和位的输出即为两个4位二进制数的和。
2. 给定一个3输入的逻辑电路，输出为1的条件是至少有两个输入为1。
请设计一个电路，实现这个逻辑功能。
答案：可以使用与门和或门组合的方式来实现这个逻辑功能。
首先，将三个输入分别与一个与门的三个输入相连，将输出连接到一个或门的输入。
然后，将三个输入分别与一个或门的三个输入相连，将输出连接到与门的输入。
这样，当至少有两个输入为1时，与门的输出为1，或门的输出也为1。
3. 给定一个4输入的逻辑电路，输出为1的条件是输入中有奇数个1。
请设计一个电路，实现这个逻辑功能。
答案：可以使用异或门实现这个逻辑功能。
首先，将四个输入两两分组，然后将每组的输出与另一组的输出进行异或操作。
最后，将四个异或门的输出连接到一个或门的输入。
这样，当输入中有奇数个1时，异或门的输出为1，或门的输出也为1。
4. 设计一个4位比较器电路，实现两个4位二进制数的大小比较。
答案：一个4位比较器电路可以由四个比较器组成。
每个比较器有两个输入：两个被比较的位，以及一个输出：比较结果。
将四个比较器电路按位级联，将每个比较器的输出连接到下一位比较器的输入。
最后一个比较器的输出即为两个4位二进制数的大小比较结果。
5. 给定一个3输入的逻辑电路，输出为1的条件是输入中的1的个数大于等于2。
《数字电路与逻辑设计》试题及答案
《数字电路与逻辑设计》试题院校_ _ 年级_____ _____ 专业 层次 专升本 姓名______________ 分数______________一. 填空题(每小题2分，共10分)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 唯一的，而其标准表达式 唯一的。
2．任意两个最小项之积为 ，任意两个最大项之和为 。
3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 。
5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 容限。
二. 选择题(每小题2分，共10分)1．在下列程序存储器的种类中，可在线改写的有 。
a. PROM ；b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 。
a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。
a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器； ｇ. 数值比较器； h. 寄存器； i. 多路选择器4． 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路测验二及答案
数字电路与逻辑设计测验二姓名：____________ 学号：____________ 成绩：____________一、填空： １、（10110）2=( )10=( )16（28）10=( )2=( )16 （56）10=（ ）8421BCD2、最基本的门电路是： 、 、 。
3、（11011)2 =（________）104、8421BCD 码的1000相当于十进制的数值 。
5、有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD 码时，它相当于十进制数 。
6、TTL 电路的电源电压为 V ， CMOS 电路的电源电压为 V 。
7、逻辑表达式中，异或的符号是 ，同或的符号是 。
8二、选择题1、 十进制数85转换为二进制数为（ ）A ．1001011B ．1010011C ．1100101D ．1010101 2、二进制数11011转换为十进制数为（ ）A ．32B ．27C ．64D ．128 3、下列各组数中，是6进制的是（ ）。
A ．14752B ．62936C ．53452D ．37481 4、 8421BCD 码110011．001表示十进制为（ ）A ．33.2B ．51.0125C ．63.2D ．51.2 5、在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10)57(6、“异或”逻辑与以下哪种逻辑是非的关系( )A ．“与”逻辑B ．“或”逻辑C ． “同或”逻辑 7、下列四个数中，最大的数是（ ） A 、（AF ）16 B 、（001010000010）8421BCDC 、（10100000）2D 、（198）108、下列关于异或运算的式子中，不正确的是（ ） A 、A ⊕A=0 B 、1=⊕A AC 、A ⊕0=AD 、A ⊕1=A9、十进制数25用8421BCD 码表示为（ ） A.10101 B.0010 0101 C.100101 D.11001 10、函数F=ABC+AB C +A B 的最简与或式是（ ） A.F=A+B B.F=A +C C.F=B+C D.F=B 11、 符合下面真值表的门电路是（ ）。
(完整版)数字电路与逻辑设计试卷
一． 选择题（在每小题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1． 在逻辑关系中，决定事物结果的诸条件中，只要有任何一个满足，结果就会发生的逻辑关系是（ ）A ．与关系B ．或关系C ．非关系D ．与或非关系2．如图所示电路，输出Y 为（ ）A ．0B ．1C ．ABD ．高阻态3． 已知AB Y =1，B A Y +=2，则Y 1和Y 2满足逻辑关系（ ）。
A ．21Y Y =B ．21Y Y =C ． 121=⋅Y YD ．021=+Y Y4．某二位时序电路的状态转换图如下所示，从该图中可以判断这是一个（ ）计数器。
A ．二进制加法B ．二进制减法C ．二位环型D ．三进制5．图中所示电路的逻辑功能是（ ）A ．CMOS 反相器B ．传输门C ．多谐振荡器D ．单稳态触发器 6．下列四个存储器中，存储容量最大的是（ ）A ．1024×2B ．1024×4C ．2048×2D ．4096×27． 在逻辑关系中，决定事物结果的诸条件均满足，结果才会发生的逻辑关系是（ ）A ．与关系B ．或关系C ．非关系D ．与或非关系8． 已知AB Y =1, B A Y +=2, 则Y 1和Y 2 满足逻辑关系（ ）A ．21Y Y =B ．21Y Y =C ．021=+Y YD ．B A Y Y +=+21 9．如图所示TTL 电路实现的逻辑关系是（ ）A ．Y=0B ． Y=AC ． B A Y +=D ．B A Y +=10． 在数字系统中，将两个n 位二进制数A 、B 进行比较，以判别其大小的逻辑电路称为（ ）A ．加法器B ．译码器C ．数据比较器D ．数据选择器11． 将D 触发器接成如图所示电路，则 Q n+1 =（ ）A ．Q nB ．C ．0D ．112． 1024×4位的RAM 有（ ）位数据线。
A ．1024B ．10C ．8D ．4二． 填空题1．八进制数52，其对应的二进制数为 。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
数字电路与逻辑设计试题及答案试卷A
数字集成电路基础试题 A考试时间：120分钟班级： 姓名： 学号： 成绩：一、填空题共20分1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示;2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等;3. 将十进制数45转换成8421码可得 ;4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 ;5. 数字电路按照是否有记忆功能通常可分为两类： 、 ;6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位; 7．能将模拟信号转换成数字信号的电路,称为 ；而将能把数字信号转换成模拟信号的电路称为 ;8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路;9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位; 二、单项选择题共 20分1. 对于四位二进制译码器,其相应的输出端共有 ;A ． 4个 B. 16个 C. 8个 D. 10个2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 ;A ． J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图;A. SRB. DC. TD. T ˊ4．在下列逻辑电路中,不是组合逻辑电路的有 ; A.译码器 B.编码器 C.全加器 D.寄存器 5．欲使D 触发器按Q n+1=Q n 工作,应使输入D= ;A. 0B. 1C. QD. Q 6．多谐振荡器可产生 ;A.正弦波B.矩形脉冲C.三角波D.锯齿波 7. N 个触发器可以构成最大计数长度进制数为 的计数器; A.N B.2N C.N 2 D.2N 8．随机存取存储器具有 功能;A.读/写B.无读/写C.只读D.只写9．只读存储器ROM 中的内容,当电源断掉后又接通,存储器中的内容 ; A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时,其回差电压为 ; A ．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 三、设计题 共20分图2.11、有一水箱由大、小两台水泵M L 和M S 供水,如图3.1所示,箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单;四、简答题共10分图3.1v v v I1OOv ,12658437Ov ,v I2v I1v v IC V CC v O555(b)D R555定时器的电气原理图如图4.1所示,当5脚悬空时,比较器C 1和C 2的比较电压分别为cc V 32和cc V 31;问：1当v I1>cc V 32,v I2>cc V 31时,比较器 C 1输出低电平,C 2输出高电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 导通,输出端v O 为低电平;2当v I1<cc V 32,v I2<cc V 31时,比较器 C 1输出高电平,C 2输出低电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 截止,输出端v O 为高电平;3当v I1<cc V 32,v I2>cc V 31时,比较器 C 1输出 ,C 2输出 ,即基本触发器 置0\置1\状态不变,电路亦保持原状态不变; 五、分析作图题共30分1、设主从JK 触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的下降沿,已知输入J 、K 的波形图如图5.1,1写出JK 触发器的特性方程式；2画出输出Q 的波形图;10%2、74161集成计数器功能真值表如表5.1所示,其惯用符号如图5.2所示,1利用反CP J KQ 123456图5.1馈复位法将其构成十进制计数器；2利用反馈预置法将其构成8进制计数器;20%表5.1图5.2数字集成电路基础试题A 评分标准一、填空题每空1分,共20分1、时间；数值；0；12、8421BCD ；5421BCD ；余3码；格雷码；奇偶校验码3、010001014、n Q R S +；0=•S R5、组合逻辑电路；时序逻辑电路6、3位7、A/D ；D/A 8、同步；异步 9、100二、单项选择题每题2分,共 20分三、设计题 共20分解：一、列出满足逻辑要求的真值表并化简化简方法可多种自选化简得 C B A M S += B M L =二、作出逻辑电路图1置0；2置1；3高电平；高电平；状态不变sL五、分析作图题共30分1、共10分1n n n Q K Q J Q +=+12CP J K Q1234562、共20分解：1错误!写出S 10的二进制代码为 S N =S 10=1010错误!写出反馈归零函数,由于74161的异步置0信号为低电平0,因此 B D r Q Q C •=2错误!N-1 S N =S 8-1=0111错误!写出反馈归零函数,方法一:从0开始计数 B C D D Q Q Q L ••=方法二:从1000开始计数,取状态S 15=1111时,Q C =1,经非门得0==C D Q L 错误!画连线图 方法一方法二:。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1．将十进制数转换成等值的二进制数、十六进制数。
10 = 2= 162．10= 余3BCD= 8421BCD 3．16= 24．一位二进制数只有2个数，四位二进制数有个数；为计64个数，需要位二进制数。
5．二进制数2的等值八进制数是8。
6．二进制数2的等值十进制数是10。
7.欲对100个对象进行二进制编码，则至少需要位二进制数。
8.二进制数为000000~111111能代表个十进制整数。
9．为将信息码10110010配成奇校验码，其配奇位的逻辑值为；为将信息码01101101配成偶校验码，其配偶位的逻辑值为。
10．格雷码的特点是。
11．n变量函数的每一个最小项有个相领项。
12．当ij时，同一逻辑函数的两个最小项mimj＝。
2n113．n变量的逻辑函数，mi为最小项，则有mi＝。
i014．逻辑函数FABCD的反函数F＝。
15．逻辑函数FA(BC)的对偶函数F是。
16．多变量同或运算时，＝0，则xi＝0的个数必须为。
17．逻辑函数F(A,B,C)1C18. 逻辑函数F(A,B,C,D)( )。
19．逻辑函数F(A,B,C)(ABC)(ABC)的最简与或式为。
20．巳知函数的对偶式F(A,B,C,D)ABCDBC，则它的原函数F ＝。
* * * * * 21.正逻辑约定是、。
22．双极型三极管截止状态过渡到饱和状态所需的过渡时间称为时间，它时间和时间两部分组成，可用等式描述。
23．双极型三极管饱和状态过渡到截止状态所需的过渡时间称为时间，它时间和时间两部分组成，可用等式描述。
1。
AB的最小项表达式为F(A,B,C)＝m(1,2,3,4,8,10)(0,12,14)的最简与或式为F＝24．三极管反相器带灌电流负载时，负载电流的方向是从，此时反相器输出电平。
25．三极管反相器带拉电流负载时，负载电流的方向是从，此时反相器输出电平。
26．输入端的噪声容限说明。
噪声容限越大说明该门的。
27．TTL与非门的导通延迟时间用表示，是截止延迟时间。
平均传输延迟时间t pd = 。
28．两个OC门的输出端可以，后的输出F与F 1 、F 2 之间的逻辑关系是，并称这种连接的逻辑关系为逻辑。
29．三态门的输出有三种状态，分别为：态，态和态。
30．CMOS门电路的两种基本单元电路是：管和管串接的与管和管并接的。
31．ECL电路的抗干扰能力，其工作速度在各种集成电路中。
32．在TTL与CMOS、ECL电路连接问题上，为了保证电路能够正常工作，主要需解决的问题就是和问题。
*********************************33．组合电路在逻辑功能上的特点是：。
34．组合电路在电路结构上的特点是：。
35．触发器的基本性质是。
36．同步触发器和主从边沿触发器的根本区别在于，。
37．与非门组成的基本触发器具有记忆能力的根本原因是于。
38．JK触发器在任意状态下，为使次态为“0”，应使J，K＝。
39．T触发器是一种触发器，当T＝1时；T ＝0时。
40．主从触发器只在CP 沿改变状态，而维持阻塞触发器只在CP 沿改变状态。
同步触发器在CP ＝时均可改变状态。
******************************* 41．时序电路按时钟脉冲的驱动情况可以分成和两大类。
42．计数器是一种能的时序电路。
43．n位同步二进制加计数器的构成方法是：将n个无空翻的触发器分别接成触发器，使T＝，进位CO ＝，计数脉冲CP直接接触发器的CP端。
44．移存器的串入—并出功能可以实现。
45．设移位脉冲频率为1MHz，某串行码经16级移存器串入—串出后，其延时时间为。
二、选择题：21．等于10的8421BCD编码是。
A. B. C. D. 2．16等值二进制数是。
A. B. C. D. 3.若输入变量A，B全为1时，输出F=0，则其输出与输入的关系是( )。
A. 异或B. 同或C．与非 D. 或非 4. 在何种情况下，“或非”运算的结果是逻辑“0”。
( ) A．全部输入为“0”B．全部输入为“1”C. 任一输入为“0”，其他输入为“1”D. 任一输入为“1” 5. F1(2,3,4,8,9,10,14,15),F2ABCABCABCDABCACD,它们的逻辑关系是。
A. F1F2 B. F1F2C. F1F20和F2互为对偶式6.数字信号和模拟信号的不同之处是A. 数字信号在大小上不连续，时间上连续，而模拟信号则相反。
B. 数字信号在大小上连续，时间上不连续，而模拟信号则相反。
C. 数字信号在大小和时间上均不连续，而模拟信号则相反。
D. 数字信号在大小和时间上均连续，而模拟信号则相反。
7.已知F=ABCCD，选出下列可以肯定使F=0的情况：A. A=0,BC=1 =1,C=1B. C=1,D=0 =1,D=18.一四输入端与非门，使其输出为0的输入变量取值组合有种。
A. 15 B. 79．已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，判断是逻辑门的波形。
A.与非门 B.异或门 C.同或门 D.无法判断ABF10. 一个16选1的数据选择器，其地址输入端有( )。
A．1个 B. 2个C．4个D．8个11．摩尔型时序电路的输出( )．A．仅同当前外输入有关 B. 仅同电路内部状态有关C. 既与外输入也与内部状态有关D. 与外输入和内部状态都无关 12. n个触发器构成的扭环计数器中，无效状态有( )个。
A．n B．2n3C．2n1D．22nn13．一位842lBCD码计数器至少需要( )个触发器。
A．3 B．4 C．5 D．1014．时序逻辑电路中一定包含。
A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器15．集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F＝。
⊕BBABABUCCABAB三、分析设计题1．用代数法化简函数F＝A＋B＋CD＋ADB为最简与或表达式 2．将函数式F＝AB＋BC＋AC化为最小项表达式3．直接写出函数F＝A＋BCDE的对偶式F'，并用反演规则写出其反演式F 4．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式ABCD00011110111&F&001011111015．用卡诺图法化简为最简与或式F＝ABC＋AD＋D＋AC＋AD 6．用卡诺图法化简为最简与或式 F＝＋φ47．化简逻辑函数FABBDCDEAD 8．卡诺图法化简函数Y1(A,B,C,D)m(1,2,3,5,6,7,8,9,12,13)为最简与或式。
四、分析题1．CMOS线路图如图所示，写出F的逻辑式，说明它是何种门电路。
VDDAFB2．电路如图所示，试对应于A、B、C端的波形画出该电路的输出波形。
& A ▽ B AEN BB 1 ▽ EN C Y CY3．分析如下逻辑图，求出Y1 、Y2 的逻辑式，列出真值表，指出逻辑功能。
AB＝1&Y1Y24. 设A、B、C为逻辑变量，试回答：若已知A＋B=A＋C，则B=C，对吗？若已知AB=AC，则B=C，对吗？若已知ABAC 则B=C，对吗？ABAC5. TTL门电路组成图(a) (c)所示的电路。
试写出函数F1，F2，F3的逻辑表达式。
5AC1EN&F1AC1EN=1F2B(a)ABABC(c)&ENB(b)F3&EN五、分析设计题1.试分析图中所示组合逻辑电路，B、C为控制输入端，A3 A2 A1 A0为数据输入端。
说明该电路具有哪几种逻辑功能。
Y0=1&1&Y1=11&Y2=11&Y3=1111A0A1A2A3BC2．用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判，或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮，表示此次举重成功，否则，就表示举重失败。
3．某组合逻辑电路如图所示，分析该电路实现的逻辑功能。
&MABC&O&P&Q&Y&N&R64．下图中片0－4均为译码器，指出当输入代码为A4 A3 A2 A1 A0=10101时，片0－3中的哪一片工作？该片中的哪一条输出线有效？ A 3 A 4A 0 A 1 A 2 E A 0 A 1片4Y 0 Y 1 Y 2 Y 3E A 0 A 1 A E A 0 A 1 A E A 0 A 1 A EA 0 A 1 A2 2 2 2片0 片1 片2 片3注：图中E为使能端5．分析用四选一数据选择器构成的电路，写出Y的最简与或式。
“1”I0I1I2I3S四选一A1 A0ABCCY 6．分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。
ABC＋5VY03－8Y1线Y2译Y3码Y4S1器Y5S2Y6S3Y7≥1F1≥1F277．用一个四选一数据选择器设计实现下述逻辑功能的组合电路。
A B 0 0 0 1 1 0 1 1 F 0 C I0I1I2I3S 四选一A1 A0YC 18．用8选1数据选择器实现逻辑函数F=。
SI0I1八I2选I3一I4I5I6I7A2 A1 A0Y9．试用下图所示的4选1数据选择器设计一组合电路。
从电路的输入端输入余3BCD码，输出为F。
当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。
I0 SI1Y I2I3A1 A0 Y10．用数据选择器组成的电路如图所示。
试写出该电路输出函数的逻辑表达式。
8四选一数据选择器\CD&\SI0I1I2I3A1A0YYAB六．分析设计题1．试画出如下逻辑电路的P端输出波形，要求对应CP 输入时钟和A输入波形画出输出波形P。
已知维持阻塞D触发器的初始状态为“1”。
ACPDQQ&PCPAP2．主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。
“1”“1”JKQQCPQ3．逻辑电路及CP、A的电压波形如下图所示，试画出Q 的波形。
9A＝1CPDQQCPAQ4．设TTL主从JK触发器的初态为“0”, 输入端的信号如图所示，画出输出端Q的波形。
CPJKQ5.已知维持阻塞D触发器组成的电路，输入端的信号如图所示。
写出Q端的表达式。
说明B端的作用。
画出输出端Q的波形。
\CPACPB&1DSDC1RDQQABQ七．分析设计题1．74LS161组成的时序逻辑电路如下图所示，请对应CP波形画出输出Q0 Q1 Q2 Q3的波形。
10Q3 Q2 Q1Q0CO1&Q3 Q2 Q1Q074LS161D3 D2 D1 D0LRdS1S2“1”“1”CP计数脉冲1CPQ0Q1Q2Q32345678910 2．用74LS195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。