数字化变电站高精度同步采样时钟的设计

!
为全站装置 F ( + 时钟网络是全 站 的 时 钟 网 络 " 提供统一的 F 包括准秒时刻 和时间 信息 # $ ( + 对时 ! 同步采样时钟网络 是 局 部 的 时 钟 网 络 " 每个合并单 元从 F ( + 时钟网络中获取 F ( + 时钟后将 其 作 为 同 再依靠时钟 处 理 模 块 外 接 晶 振 直 接 分 频 产 步信号 " 从而形成一个单独的同步采样时 生同步采样时钟 " 为连接在合 并 单 元 上 的 光 电 互 感 器 提 供 同 钟网络 " 步采样时钟 $ 从同一同步采样时钟网络获取的同步 采样时钟的误差相同 " 因此 " 它们相互之间是绝对同 步的 $ 而不同的同步采样时钟网络之间的同步采样 时钟误差是不一样的 " 因此 " 不同的同步采样时钟网 络之间的同步采样 时 钟 并 不 是 完 全 同 步 的 " 存在一 定的误差 $ 本文设计的高精度同步采样时钟就是让不同的 同步采样时钟网络之间的同步采样时钟能达到高精 度同步 $
$ ! 由晶振频率 偏 差 引 起 的 同 步 采 样 时 钟 误 差 分 析与处理 同步采样时 钟 是 根 据 F ( +时钟由晶振直接分 频后产生 $ 理论上 只 要 晶 振 频 率 保 持 恒 定 " 采用附 录 * 中所示 误 差 补 偿 方 法 可 使 同 步 采 样 时 钟 的 误 差累加控制在 " 个晶振时钟周期内 $ 但实 际 应 用 中 " 晶振的频率不可能保持恒定不 变" 总会产生一 定 的 漂 移 $ 晶 振 频 率 漂 移 的 主 要 原 因是晶振内晶体的物理化学性能随温度变化而产生
பைடு நூலகம்
( $4 # #B M 时" F ( + 时 钟 与 P, 2 误差落在 g$ 内的 概 率 为 +" g" 可见 F $ # #B M f # # ##" ( +时钟有 很高的精度 $ 但 在 卫 星 失 锁 或 F ( +接收机输出的 时钟受到干扰时 " 时钟 误差有 可能达到近 F ( + F ( + 百毫秒 $ 针对这种情况 " 文献 & 中都 设计 了一 种 % . -' 修正方法 $ 本文利用前面所分析的晶振频率在短时间内的 相对稳定性设计了一种通过添补 " 个或几个精确的 使 得同 步采 样时 钟能 得到 精确 同 F ( + 时 钟的方 法 " 步" 具体的实现原理详见附录 H$
计应用中 " 将需要测量的电压 % 电流等模拟量信号经 过光电互感器同 步 采 样 成 数 字 量 后 送 到 合 并 单 元 " 再由合并单元将所采集到的信息利用' 3 20 " / #标 准组帧后送到数字 式 保 护 测 控 单 元 " 由保护测控单 元根据接收到的信息完成保护测控功能 $ 要保证保 护测控装置正确完 成 保 护 控 制 功 能 " 就必须对相应 信号进行精确的同步采样 $ 数字化变电站中同步采 样时钟产生的 过 程 如 下 * 全球定位系统! 接收 F ( +# 机接收到 F ( + 时钟信号后将 F ( + 时钟 信 号 以 脉 冲 时间信号 ! 包括秒脉冲和 F 或' ( + 时间 # 5 ' F . H 码形 式发送到变电站的 F 合并单 元的 时 ( + 时钟网络中 " 钟处理模块从 中 获 取 F ( +时钟后将其作为同步信 号" 再依靠时钟处理 模 块 外 接 晶 振 直 接 分 频 后 产 生 同步采样时钟 $ 从同 步 采 样 时 钟 的 产 生 过 程 可 以 看 出 " 同步采 样时钟的偏差由以下 ! 部分构成 * # " F ( + 时钟误差 $ 在实际应用中 " F ( + 接 收机 产生的 F 秒 脉 冲 或' ( +时钟信号! 5 ' F . H 码准秒时 刻# 的精度和稳定 性 难 以 一 直 保 持 在 一 种 很 好 的 状 态下 $ 在卫星失锁 或 卫 星 时 钟 实 验 跳 变 的 情 况 下 "
! 引言
数字化变电站是当今电力系统变电站综合自动
' " . $ 化技术发展 的 一 个 趋 势 & $在数字化变电站的设
在F 遇到外部干扰 $ 因此 " ( + 接收机输 出的 时钟 误 差比较大 或 时 钟 网 络 受 到 干 扰 时 必 须 采 取 补 救 措 施" 以满足同步采样的精度要求 $ # $ F ( +时钟与第"个同步采样时钟之间的时 间误差 $ 从检测到 F ( +时钟到第"个采样时钟的 产生有一定的延时 " 其主要由硬件处理速度决定 $ # 晶振频率的误差 $ 同步采样时钟是由晶振直 ! 接分频得到的 " 但晶 振 本 身 的 频 率 与 它 的 标 称 频 率 间有一定误差 " 从而 造 成 分 频 出 来 的 采 样 时 钟 与 理 且该误差随 想状态下需要的采 样 时 钟 之 间 的 误 差 " 着时间不断累加 $ 本 文 从 分 析 数 字 化 变 电 站 中 的 时 钟 网 络 开 始" 分析了 ! 种导致同 步 采 样 时 钟 误 差 产 生 的 原 因 " 并 采取相 应措施 减少 各种 误差 " 进而 设计 出基 于 F ( + 的高精度同步采样时钟 $
$ & / ) 0' 分布 "! 其中 为 标准 差 " 与F #" ( +接收机 # "
! 误差分析与处理
$ !A # ; 时钟与第 % 个 同 步 采 样 时 钟 之 间 的 时 间 误差分析与处理 F ( +时钟处理模块从检测到 F ( +时钟到产生 第"个 同 步 采 样 时 钟 有 一 个 时 间 过 程" 其主要由 F ( + 时钟处理 模 块 中 信 号 处 理 芯 片 的 处 理 速 度 决 定 $ 微控制 器 ! 或数字信号处理器! 等 )2 P# & + (# 芯片的处理由指令来控制 " 指令本身有指令周期 " 再 加上硬件延时 " 其 处 理 时 间 将 达 到 微 秒 级$ 而 现 场 等逻辑 处 理 芯 片 由 于 是 基 于 可编程门阵列 ! E ( F*# 查找表结 构 的 逻 辑 实 现 和 内 部 进 程 并 行 处 理 的 方 式" 其处理时间是纳秒级 $ 利用 * > 7 6 8 A 公 司 E ( F* 开 发 设 计 工 具 J U A 8 7 U M" % f $ 中内部逻辑 分 析 仪 + 9 B A > , A T "在 Q 线观测出 E 上升 沿 有 效# ( F* 从 接 收 到 F ( +时钟! 至第 " 个同步采样 时 钟 ! 下 降 沿 有 效# 产 生 的 时 序" 见图 $$
&' 这样的偏差显然 F ( + 时钟误差甚至达上 百 毫 秒 ! " 达不到同步采 样 所 需 的 精 度 要 求 $ 同 时 " 合并单元
! 数字化变电站中的时钟网络
数字化变电 站 中 的 时 钟 网 络 主 要 有 F ( +时钟 网络和同步采样时钟网络 $ 种 " 其配置见图 "$
的F ( + 处理模块是从 F ( + 时钟网络中 获 取 时 钟 信 号从 而 进 行采 样 时钟同步 的 " F ( + 时钟网络 难免 会
相关 $ 令
( ! # " 则 * 服从标准正态分布 " ! # " 如图 ! 所示 $ #" " *$
图 E! 标准正态分布 & ' $ E!; 1 , 7 5 , + 57 3 + 8 , / 5 ' 0 1 + ' > 2 1 ' 3 7 (
本文 F ( +接收机为 ) = 7 = 8 = > A公司的 ) " $ ," 其接收卫星时钟的标 准 差 g/ $ 依 据 式 ! # #B M " 和 查标准正态分 布 表 可 得($ #B M时" F ( +时钟 g/ 与 P, 2 误差落在 / #B M 内的 概率 为 +" g# f 0 $-(
图 %! 数字化变电站中的时钟网络 & ' $ %!F / 3 N7 * 1 ' 71 . *5 ' ' 1 , / 0 2 > 0 1 , 1 ' 3 7 ( ( 收稿日期 $ # # . # % . $ -修回日期 $ # # . # : . # /
+ 0 " +
! # $ # # :" ! ! "
+ 0 $ +
研制与开发 ! 谢 ! 黎 " 等 ! 数字化变电站中高精度同步采样时钟的设计
! 高精度同步采样时钟的设计与实现
$ ! 硬件设计 ! 硬件总体实现方案 数字化变电站中高精度同步采样时钟实现的完 整方案如图 4 所示 $
!F ( + 时钟处理模块处理芯片的选择 E ( F* 是 当 前 新 兴 的 一 种 电 子 设 计 自 动 化 ! 技术 " 是作为专用集成电路 ! 领 域的 一 3 & *# * + ' 2# 种半定制电路而出现的 $ 在信号处理和整个系统的 提高电路 的 控制中 " E ( F* 不但能缩减电路的体积 % 而其基于查 找 表 结 构 的 逻 辑 实 现 和 内 部 进 稳定性 " 程并行处理方式可极大地提高信号处理的速度 $ 在高精度同步采样时钟的设计中考虑到需对 以 F ( + 接 收机输 出的 时钟 信号 进行 快速 实时 处理 " 满足同步采 样 所 需 精 度 要 求 " $? " 节 提 到 的 )2 P 或& + ( 所设计的 硬 件 电 路 都 达 不 到 这 种 实 时 处 理 速度 " 故高精度同步 采 样 时 钟 的 设 计 在 硬 件 上 采 用 E ( F* 实现 $ 本文采用 * > 7 6 8 A 公司 2 [ > = B 6 " 系列 S 的3 ( $ 2 , " 4 4 ' - 进行 F ( + 时钟处理模 块的 硬件 设 计$ $ ! 功能实现 本文采用 <D& C 语言实现高精度同步采样时 钟的逻辑功能 " 开发工具为 J U A 8 7 U M" % f $$ 高精度 同 步 采 样 时 钟 的 产 生 基 于 F ( + 时 钟$ 由第 $ 节误差分析 可 知 " 同步采样时钟误差由!种 误差累加而成 * 第 " 种误差为 F ( + 时钟 与同 步时 钟 后第 " 个同步采样 时 钟 间 的 时 间 误 差 " 可通过选取 E ( F* 作为信号处理芯片将其误差控制在 ! 个晶 振 时钟周期 ! 本文为 0 # 以内 ( 第 $ 种误差是由晶振 #B M 频率偏差引起的同步采样 时钟 误差 " 可按附录 * 介 绍的误差 处 理 方 法 设 计 出 晶 振 误 差 补 偿 进 程 来 完 处理 后 晶 振 误 差 引 起 的 同 步 采 样 时 钟 误 差 为 成" 本文为" # 左 右$ 可 见" 前$种 / 个晶振周 期 ! # #B M 误差引起的同步采样时钟误差累加不超过 - 个晶振 时钟周期 ! 本文为 " # $ 因 此" 要获取高精度的 0 #B M 同步采样时钟 " 关键 在 于 要 对 影 响 同 步 采 样 时 钟 精 度的第 ! 种误差 " 即F ( + 时钟的偏移进行处理 $ 可将 F ( + 时钟 处 理 模 块 的 运 行 划 分 为 4 个 稳 定状态 * 初始等待有效 F 假定 F ( +时钟态 , #% ( + 时钟有效状态 , 正常工 作 状 态 , "% $和亚正常工作 状态 , !$ 在 E ( F* 中可以 设 计 如 图 / 所 示 的 有 限 状态机作为 E ( F* 内 部 主 进 程 来 实 现 F ( +时钟处 理模块的整个工作流程 $ 其状态转移的触发条件是 依据上述高精度同步采样时钟的产生原理在辅助逻 辑处理进程中产生 $