数电复习资料汇编
(完整版)数电知识点汇总
数电知识点汇总第一章：1，二进制数、十六进制与十进制数的互化，十进制化为8421BCD代码2，原码，补码，反码及化为十进制数3，原码=补码反码+1重点课后作业题：题1.7,1.10第二章：1，与，或，非，与非，或非，异或，同或，与或非的符号（2种不同符号，课本P22，P23上侧）及其表达式。
A☉A☉A……A=？(当A的个数为奇数时，结果为A，当A的个数为偶数时，结果为1)A⊕A⊕A……A=？（当A的个数为奇数时，结果为A，当A的个数为偶数时，结果为0)2，课本P25，P26几个常用公式（化简用）3，定理（代入定理，反演定理，对偶定理），学会求一表达式的对偶式及其反函数。
4，※※卡诺图化简：最小项写1，最大项写0，无关项写×。
画圈注意事项：圈内的“1”必须是2n个；“1”可以重复圈,但每圈一次必须包含没圈过的“1”；每个圈包含“1”的个数尽可能多，但必须相邻，必须为2n个；圈数尽可能的少；要圈完卡诺图上所有的“1”。
5，一个逻辑函数全部最小项之和恒等于16，已知某最小项，求与其相邻的最小项的个数。
7，使用与非门时多余的输入端应该接高电平，或非门多余的输入端应接低电平。
8，三变量逻辑函数的最小项共有8个，任意两个最小项之积为0.9，易混淆知识辨析：1）如果对72个符号进行二进制编码，则至少需要7位二进制代码。
2）要构成13进制计数器，至少需要4个触发器。
3）存储8位二进制信息需要8个触发器。
4）N进制计数器有N个有效状态。
5）一个具有6位地址端的数据选择器的功能是2^6选1.重点课后作业题：P61 题2.10~2.13题中的（1）小题，P62-P63题2.15（7），题2.16（b）,题2.18（3）、（5）、（7），P64题2.22（3）、2.23（3）、2.25（3）。
第三章：1，二极管与门，或门的符号（课本P71，P72）2，认识N沟道增强型MOS管，P沟道增强型MOS管，N沟道耗尽型，P沟道耗尽型的符号，学会由符号判断其类型和由类型推其符号。
《数电》总复习
1、数制转换（重点是2进制转换成16进制和10进制） P6-P8。 2、用BCD码表示10进制数。 3、数字电路的分类 按照输出信号和输入信号的关系（或者说 按照逻辑功能）可分为组合逻辑电路P58和时序 逻辑电路P40。 4、组合逻辑电路的概念。 5、组合逻辑电路与时序逻辑的主要区别。（记忆 功能）
21、 本学期的项目学习制作中， （1）各项目名称：3人表决器（3种方法）、 4人抢答器、秒脉冲发生器、数字电子钟。 （2）制作项目功能说明 （3）所用主要集成芯片 （4）芯片主要功能
6、与门、或门、非门的逻辑功能及逻辑符号。 P10、P11。 7、摩根定律 P14。 8、最小项概念P16、卡诺图的表示方法P18及化 简P22。 将Y=AB+AC Y=AB BC 展开成最 小项表达式，并用卡诺图表示出来。 9、同步RS触发器 R端和S端功能。P42-43 10、 JK触发器的特性方程P46。 11、 D触发器的特性方程、逻辑符号、波形图 P48、P55习题2.7 /2.8。 12、同步计数器与异步计数器的区别。P89
18、用74LS00和74LS20搭建电路图。
19、写出逻辑表达式、画出真值表
20、4人抢答器电路原理图如下图所示，当电路通电后， （1）请连线以实现抢答器功能。 （2）当开关S5接通（即接地）时，输出LED灯有什么现象？ （3）当开关S5断开，S1开关最先接通时，LED灯有什么现象？ （4）当开关S5断开，S1开关最先接通， S2 S3 S4紧接着接通时， LED灯有什么现象？
13、N位二进制计数器，又可作为一位几进制计 数器，多少分频器。 14、回差特性：施密特电路从第一稳态翻到第二 稳态与第二稳态翻回第一稳态所需要的电平不 同。 15、555电路构成的施密特电路、单稳态触发器、 多谐振荡器各有几个稳态P123-124；构成的多 谐振荡器的指标。P153、P124 练习题5.3 16、数码管公共端的接法。P74 17、我们学过的芯片中哪些是时序逻辑功能芯片， 哪些是组合逻辑功能芯片。
数电知识点汇总
数电知识点汇总一、数制与编码。
1. 数制。
- 二进制：由0和1组成，逢2进1。
在数字电路中，因为晶体管的导通和截止、电平的高和低等都可以很方便地用0和1表示，所以二进制是数字电路的基础数制。
例如，(1011)₂ = 1×2³+0×2² + 1×2¹+1×2⁰ = 8 + 0+2 + 1=(11)₁₀。
- 十进制：人们日常生活中最常用的数制，由0 - 9组成，逢10进1。
- 十六进制：由0 - 9、A - F组成，逢16进1。
十六进制常用于表示二进制数的简化形式，因为4位二进制数可以用1位十六进制数表示。
例如，(1101 1010)₂=(DA)₁₆。
- 数制转换。
- 二进制转十进制：按位权展开相加。
- 十进制转二进制：整数部分采用除2取余法，小数部分采用乘2取整法。
- 二进制与十六进制转换：4位二进制数对应1位十六进制数。
将二进制数从右向左每4位一组，不足4位的在左边补0，然后将每组二进制数转换为对应的十六进制数；反之，将十六进制数的每一位转换为4位二进制数。
2. 编码。
- BCD码（Binary - Coded Decimal）：用4位二进制数来表示1位十进制数。
常见的有8421 BCD码，例如十进制数9的8421 BCD码为(1001)。
- 格雷码（Gray Code）：相邻的两个代码之间只有一位不同。
在数字系统中，当数据按照格雷码的顺序变化时，可以减少电路中的瞬态干扰。
例如，3位格雷码的顺序为000、001、011、010、110、111、101、100。
二、逻辑代数基础。
1. 基本逻辑运算。
- 与运算（AND）：逻辑表达式为Y = A·B（也可写成Y = AB），当A和B都为1时，Y才为1，否则Y为0。
在电路中可以用串联开关来类比与运算。
- 或运算（OR）：逻辑表达式为Y = A + B，当A和B中至少有一个为1时，Y为1，只有A和B都为0时，Y为0。
数字电路复习资料.
数字电路复习资料.数字电路复习资料第⼀部分：基本要求和基本概念第⼀章半导体器件的基本知识⼀，基本要求1，了解半导体PN结的形成及特性，了解半导体⼆极管的开关特性及钳位作⽤。
2，了解半导体三极管的输⼊特性和输出特性，熟悉半导体三极管共发射极电路的三个⼯作区的条件及特点，掌握三极管开关电路分析的基本⽅法。
3，了解绝缘栅场效应管（MOS）的结构、符号、⼯作原理及特性。
⼆，基本概念1，按导电率可以把材料分为导体、绝缘体和半导体。
2，半导体中有空⽳和⾃由电⼦两种载流⼦。
3，纯净半导体称为本征半导体。
4，P型半导体中的多数载流⼦是空⽳；少数载流⼦是⾃由电⼦。
5，N型半导体中的多数载流⼦是⾃由电⼦；少数载流⼦是空⽳。
6，PN结是⼀个⼆极管，它具有单项导电性。
7，⼆极管电容由结电容和扩散电容构成。
8，⼆极管的截⽌条件是V D＜0.5V，导通条件是V D≥0.7V。
9，三极管的截⽌条件是V BE＜0.5V，截⽌的特点是I b=I c≈0；饱和条件是I b≥（E C-Vces）/（β·R C），饱和的特点是V BE≈0.7V，V CE=V CES≤0.3V。
第⼆章门电路⼀，基本要求1，熟悉分⽴元件“与”“或”“⾮”“与⾮”“或⾮”门电路的⼯作原理、逻辑符号和功能。
2，熟悉TTL集成与⾮门的结构、⼯作原理及外部特性，熟悉OC门三态门和异或门的功能及主要⽤途，掌握各种门电路输出波形的画法。
2，熟悉PMOS门NMOS门和CMOS门的结构和⼯作原理，熟悉CMOS门的外部特性及主要特点，掌握MOS门电路的逻辑功能的分析⽅法。
⼆，基本概念1，门是实现⼀些基本逻辑关系的电路。
2，三种基本逻辑是与、或、⾮。
3，与门是实现与逻辑关系的电路；或门是实现或逻辑关系的电路；⾮门是实现⾮逻辑关系的电路。
4，按集成度可以把集成电路分为⼩规模（SSI）中规模（MSI）⼤规模（LSI）和超⼤规模（VLSI）集成电路。
5，仅有⼀种载流⼦参与导电的器件叫单极型器件；有两种载流⼦参与导电的器件叫双极型器件。
数字电子技术复习资料
数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。
本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。
一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。
1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。
它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。
2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。
深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。
3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。
通过真值表可以直观地了解逻辑函数的逻辑关系。
二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。
了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。
1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。
2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。
3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。
编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。
三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。
了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。
1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。
常见的触发器包括RS触发器、D触发器、JK触发器等。
电工学(下)总复习(数电)
7
分配律: A(B+C)=AB+AC
A+BC=(A+B)(A+C) 吸收律 原变量吸收规则: A+AB =A
逻辑代数的基本运算规则
反变量吸收规则: A+AB=A+B A+AB=A+B 混合变量吸收规则:
注: 红色变 量被吸收掉！
AB+AB =A AB+AC+BC =AB+AC 8
4
门电路 与门
符号 A B A
表示式 &
≥1
Y Y Y Y Y Y
Y=AB Y=A+B Y= A Y= AB
门 电 路 小 结
或门 非门
与非门 或非门 异或门
B
A
1
& ≥1 =1
A
B A B A B
Y= A+B
Y= AB 5
逻辑代数
1、逻辑代数基本运算规则 加运算规则: 0+0=0 ，0+1=1 ，1+0=1，1+1=1
右边=A•A • B + B•A • B = A•A • B + B•A • B =A •(A+B) +B •(A+B) =A•A+A•B+ B•A +B•B =0 + A•B+A•B + 0 = A•B +A•B = 左边 结论: 异或门可以用 4个与非门实现
18
; AB=A+B ; A=A ; A B=A+B ; 展开
总复习
数字电路部分
1.数字电路的基本知识 2.组合电路 3.时序电路
数电知识点总结(整理版)
数电知识点总结(整理版).doc数电知识点总结（整理版）一、引言数字电子技术是电子工程领域的一个重要分支，它涉及使用数字信号处理电子设备中的信息。
本文档旨在总结数字电子学的核心知识点，以帮助学生和专业人士复习和掌握这一领域的基础。
二、数字逻辑基础数字信号数字信号是离散的，可以是二进制（0和1）或多电平信号。
逻辑门基本的逻辑门包括与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）和同或门（NAND）。
逻辑运算逻辑运算是数字电路中的基本操作，包括布尔代数和逻辑表达式的简化。
三、组合逻辑电路多输入逻辑门如四输入与门、或门，以及更复杂的逻辑功能。
编码器和解码器编码器将输入信号转换为二进制代码，解码器则相反。
加法器用于执行二进制加法运算的电路。
比较器比较两个二进制数的大小。
四、时序逻辑电路触发器基本的存储单元，可以存储一位二进制信息。
寄存器由多个触发器组成的电路，用于存储多位二进制信息。
计数器用于计数事件的时序电路。
移位寄存器可以按顺序移动存储的数据。
五、存储器RAM（随机存取存储器）可以读写的数据存储器。
ROM（只读存储器）存储固定数据的存储器，内容在制造时写入。
PROM（可编程ROM）用户可以编程的只读存储器。
EEPROM（电可擦可编程ROM）可以通过电信号擦除和重新编程的存储器。
六、数字系统设计设计流程包括需求分析、逻辑设计、电路设计、仿真、实现和测试。
硬件描述语言如VHDL和Verilog，用于设计和模拟数字电路。
仿真工具用于在实际硬件实现之前测试电路设计的工具。
七、数字信号处理采样将模拟信号转换为数字信号的过程。
量化将连续的信号值转换为有限数量的离散值。
编码将采样和量化后的信号转换为数字代码。
八、数模转换和模数转换数模转换器（DAC）将数字信号转换为模拟信号的设备。
模数转换器（ADC）将模拟信号转换为数字信号的设备。
九、数字通信基础调制在发送端，将数字信号转换为适合传输的形式。
解调在接收端，将接收到的信号转换回原始的数字信号。
数字电子技术复习资料4
数字电子技术复习资料4第一篇：数字电子技术复习资料4第四章自我检查题一、填空题1.组合逻辑电路的特点是输出状态只与。
2编码器按功能不同分为三种：，3.译码器按功能不同分为三种：，4.输入3位二进制代码的二进制译码器应有个输出端，共输出个最小项。
5.8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有6.全加器有三个输入端，它们分别为，；输出端有两个，分别为、7．数值比较器的功能是。
8.在组合逻辑电路中，消除竞争冒险现象的主要方法有：，二、判断题1.门电路是最简单的组合逻辑电路。
V2.组合逻辑电路全部由门电路组成。
V3.数据选择器用以将一个输入数据分配到多个指定输入端的电路。
X4.显示译码器CC14547既可用以驱动半导体数码显示器，也可用以驱动液晶显示器。
X5.数值比较器是用于对两组二进制数大小或相等的电路。
V6.加法器是用于对两组二进制数进行比较的电路。
X7.优先编码器只对多个输入编码信号中优先权最高的信号进行编码。
V三、选择题1.二—十制编码器的输入编码信号应有DA．2个B．4个C．8个D．10个2.输入为n位二进制代码的译码器输出端个数为 CA．n个B．2n个C．2D．n个3.8位串行进位加法器由AA.8个全加器组成B.8个半加器组成C.4个全加器和4个半加器组成D.16个全加器组成4.从多个输入数据中选择其中一个输出的电路是BA.数据分配器B.数据选择器C.数值比较器D.编码器5.能对二进制数进行比较的电路是 CA.数据分配器B.数据选择器C.数值比较器D.编码器6.输出低电平有效的二—十进制译码器输出Y5 0时，它的输入代码为AA.0010B.0011C.1001D.0111 2n第二篇：4数字电子技术实验大纲“数字电子技术”实验教学大纲课程编码：F0104534学时数：12学分数：无适用专业：计算机科学与技术先修课程：高等数学、普通物理学、电路基础、模拟电子技术考核方式：考查一、实验课程的性质与任务“数字电子技术”是计算机科学中的一门重要的专业基础课程，主要任务是，通过本课程的学习，使学生熟悉数字电路的基础理论知识，理解基本数字逻辑电路的工作原理，掌握数字逻辑电路的基本分析和设计方法，具有应用数字逻辑电路，初步解决数字逻辑问题的能力，为学习本专业后继课程以及从事数字电子技术领域的工作打下扎实的基础，通过实验，培养学生的动手能力，加强学生在基础训练、综合应用能力、创新能力、计算机辅助分析与设计能力方面的培养，使他们适应现代电子技术飞速发展的需要。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术典型题选一、填空题 （基础型）1．在数字电路中，逻辑变量的值只有 2 个。
2．在逻辑函数的化简中，合并最小项的个数必须是 2^n 个。
3．化简逻辑函数的方法，常用的有 公式 和 卡诺图 。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.已知函数CA B A Y +=，反函数Y = （A+/B ）*/（/A+C ），对偶式Y ’= （/A+B ）*/（A+/C ） 。
6．4线—10线译码器又叫做 2-10 进制译码器，它有 4 个输入端和 个输出端, 6 个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态 有关 。
8．TTL 三态门的输出有三种状态：高电平、低电平和 高阻态 状态。
9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于 同步 计数器。
10．四位双向移位寄存器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能， 应使 ，当 RD=1；S1=1,S0=0时 ，电路个触发器，它有 个无效状态。
12．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 边沿 时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法， 和 。
14．由555定时器构成的单稳态触发器，若已知电阻R=500KΩ，电容C=10μF ，则该单稳态触发器的脉冲宽度tw ≈ 。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（a），（b），（c）17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题（综合提高型）1．施密特触发器有 2 个稳定状态.，单稳态触发器有 1 个稳定状态.，多谐振荡器有0 个稳定状态。
2．欲对160个符号进行二进制编码，至少需要位二进制数；16路数据分配器，其地址输入端有个；2n选1的MUX，其地址端有______个，其数据输入端有_________个．3．欲构成可将1kHZ的脉冲转化为50HZ的脉冲的分频器，该电路至少需要用 5 个触发器；该电路共有20 个有效状态。
某计数器的状态转换图如图所示，该计数器为进制法计数，它有个有效状态，该电路（有或无）自启动能力？4．随机存储器RAM的电路结构主要由、和三部分组成。
为构成4096×8的RAM，需要片1024×4的RAM芯片，并需要用位地址码以完成寻址操作。
5. 8位移位寄存器，串行输入时经个CP脉冲后，将得到8位数据的并行输出；欲将其串行输出，需经个CP脉冲后，数码才能全部输出。
6．分别写出图1（a）、（b）、（c）、（d）所示电路中的输出函数表达式：Y1=nQT Y2= /(AB) ；Y3= /(AB) ；Y4= /(AB)*/(BC) ；7．如图所示电路的逻辑表达式D C B A F +⊕⊕=， F=1时的全部输入变量取值组合8．如图2所示的组合逻辑电路中的74138为3线-8线译码器，写出图2所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2= F2= Y4+Y7=9.图3是某ROM 存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。
试分别写出D3、D2、D1关于A3、A2、A1、A0的逻辑表达式。
图中的点‘·’表示在行线和列线交叉处连接了存储元件。
851512141311123Y Y D Y Y Y D Y Y Y D +=++=++= Y4AB CDY3ABCD A B C D Y2AC BDY1A B Y0C D'=+''''=+=+=⊕=e图310. 由四位并行进位加法器74LS283如图所示，当A=0时，X 3X 2X 1X 0=0111，Y 3Y 2Y 1Y 0=0100，Z 3Z 2Z 1Z 0=_____________，W=_____________ 。
电路功能为有符号数求和运算（加减运算）：A Co W ⊕=； A A Y X Z +⊕+= A ＝0时： Z ＝X ＋Y ＝1011； W ＝Co ＝0；二、选择题：请将正确答案的序号填在横线上。
1．下列一组数中，是等值的。
①（A7）16 ②（10100110）2 ③（166）10A．①和③ B. ②和① C. ②和③2.在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。
A．乘积项个数越少 B. 实现该功能的门电路少C．该乘积项含因子少3．指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项（）A、ＡＢＣ；B、Ａ＋Ｂ＋Ｃ＋Ｄ；C、ＡＢＣＤ；D、Ａ＋Ｂ＋Ｄ4．的最小项之和的形式是。
A.B.C.5. 在下列各种电路中，属于组合电路的有。
A．编码器 B. 触发器 C. 寄存器6．74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出= 。
Ａ.00010000， B. 11101111 C. 111101117．8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0 ，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。
当 I7I6，……I1I0 为11100111时，输出 Y2 Y1 Y0为。
A．011 B.100 C. 1108．在以下各种电路中，属于时序电路的有。
A．反相器 B. 编码器C. 寄存器D.数据选择器9．RS触发器当R=S=0时，Qn+1= 。
A．0 B.1 C.Qn D. Q10．施密特触发器常用于对脉冲波形的。
A．延时和定时 B. 计数与寄存 C．整形与变换11. CPLD是基于，FGPA是基于A 乘积项，查找表B查找表，乘积项C乘积项，乘积项D查找表，查找表12.以下单元电路中，具有“记忆”功能的单元电路是A 、加法器；B 、触发器；C 、TTL 门电路；D 、译码器；13.对于CMOS 与门集成电路，多余的输入端应该 A 接高电平 B 接低电平 C 悬空 D 接时钟信号 如果TTL 电路的输入端开路，相当于接入 A 逻辑1 B 逻辑0C 无法预测D 有可能是逻辑1，也有可能是逻辑0。
14..摩根定律（反演律）的正确表达式是： A 、;A B A B +=⋅ B 、;B A B A +=+ C 、;B A B A +=+ D 、;B A B A ⋅=+．15.JK 触发器实现T 触发器的功能时，J ，K 应该怎样连接 A ．J=K=T B ．J=K=D. C ．J=0，K=1 D ．J=D ，K=D16.同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关17. 要使JK 触发器的输出Q 从1变成0，它的输入信号JK 应为（ ）。
A. 00 B. 01 C. 10 D. 无法确定 18．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。
A.0 B.1 C.Q D.Q 19. 下列触发器中，没有约束条件的是 。
A.基本RS 触发器B.主从RS 触发器C.同步RS 触发器D.边沿D 触发器 20. 逻辑函数的表示方法中具有唯一性的是 。
A .真值表 B.表达式 C.逻辑图 D.卡诺图21.8—3线优先编码器（74LS148）中，8条输入线0I ~7I 同时有效时，优先级最高为I7线，则输出2Y 1Y 0Y 是（ ）A. 000B. 010C. 101D. 111 22. 七段显示译码器是指（ ）的电路。
A. 将二进制代码转换成0~9个数字B. 将BCD 码转换成七段显示字形信号C. 将0~9个数转换成BCD 码D. 将七段显示字形信号转换成BCD 码 23. 逻辑数F=A C +A B +B C ，当变量的取值为（ ）时，将出现冒险现象。
A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=024.用n 个触发器构成计数器，可得到最大计数模值是（ ） A. n B. 2n -1 C . 2n D. 2n-1三、逻辑函数化简与变换：1. 试求逻辑函数F 的反函数的最简与或式，并用与或非门实现电路解：2．证明下列各逻辑函数式：AC B A C A B A +=++))((左式=BC A B AC A A +++ =BC A A B A AC )(+++ =)1()1(B AC C B A +++ =AC B A +=右式 原式成立3. 将下列逻辑函数化简成最简与或及与非-与非表达式（答案略）四． 组合逻辑电路的分析与设计1、4选1数据选择器74LS153的功能表达式为 ：⎪⎩⎪⎨⎧=+=∑0)8,6,4,2(D C AB C B A m F(a )D(b )B CA FACAB D F ++=试写出下图电路输出z 的逻辑函数式。
/A/B+/AC+A/C2、设计一位8421BCD 码的判奇电路，当输入码中，1的个数为奇数时，输出为1，否则为0。
（1）画出卡诺图，并写出最简“与－或表达式”；（2）用一片8选1数据选择器74LS151（功能符号见图）加若干门电路实现，画出电路图。
解：（1）卡诺图：最简“与－或式”：BCD D C B D C B D C B A D C B A Y ++++=；（2）电路图：3、某组合逻辑电路的芯片引脚图如题图所示。
1．分析题图所示电路，写出输出函数F 1、F 2的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现题图所示电路的逻辑功能，请确定下图所示 逻辑电路中各数据输入端的值，画出完善的逻辑电路图。
解：1．写出电路输出函数F 1、F的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据 输入端的值，完善逻辑电路。
4．3线-8线译码器74LS138逻辑功能表达式为，，……，，，正常工作时，S1 =1, S2=S3=0。
1、试写出Z1和Z2的逻辑函数式。
5、用3线-8线译码器74LS138芯片设计一位全加器，可附加门电路，要求写出真值表、逻辑表达式，画出逻辑电路图。
解：真值表（略）.逻辑表达式如下：74217421Y Y Y Y Y Y Y Y A B C C B A C B A C B A S ii i i ∙∙∙=+++=+++=76537653Y Y Y Y Y Y Y Y ABC BC A C B A C AB C ii i i o ∙∙∙=+++=+++=逻辑电路图如下：6．试用最少的与非门设计实现一个一位十进制数（用8421BCD 码表示）的四舍五入电路，当数码大于等于5时输出为1，否则输出为0。