微机原理 第三章 存储器、地址译码、总线
2020智慧树知到《微机原理与接口技术》章节测试【完整答案】
2020智慧树知到《微机原理与接口技术》章节测试【完整答案】2020智慧树知到《微机原理与接口技术》章节测试答案第1章单元测试1、1. 第一代和第二代计算机的基本器件分别是( )和( )。
答案：晶体管、电子管2、2.计算机编程经历了( )语言、汇编语言、高级语言、面向对象语言等发展过程。
答案：机器语言3、3.第一台计算机的名称是( )。
答案：ENIAC4、4.汉字在计算机表示采用的编码是( )。
答案：内部码5、5 . ASCII 码中 0 的二进制是( )。
答案：0110000第2章单元测试1、1. BIU 的指令队列可以存放( )个字节的指令代码。
答案：62、2 .在 8086CPU 运行过程中，当取指令时， CPU 选择( )为段寄存器。
答案：CS3、3.不可屏蔽中断请求是通过CPU芯片的( )管脚引入。
答案：NMI4、4 .现行数据段位于存储器 B0000H ～ BFFFFH 字节单元，则段寄存器 DS 的内容及该段长度(字节数)分别为：( )答案：B000H，0FFFFH5、5.8086CPU有( )根地址线和( )根数据线。
答案：20,16第3章单元测试1、1. 寻址方式中速度最快的是( )寻址。
答案：立即寻址2、2.设(AX)=ABDFH，则在执行指令“AND AX,0001H”后，AX中的内容为：( )答案：0001H3、3.若寄存器AX，BX，CX，DX的内容分别为11，12，13，14时，依次执行PUSH AX，PUSH BX，POP CX，POP DX，PUSH CX，PUSH DX，POP AX，POP BX后，则寄存器AX和BX的内容分别为：( ) 答案：11，124、4 .串指令中必须用哪个寄存器作为计数寄存器：( )答案：CX5、5 .哪个段寄存器不能做目的操作数：( )答案：CS第4章单元测试1、1. 逻辑移位指令中，移动次数超过1次则用( )寄存器作为计数器。
答案：CL2、2 .换码指令 XLAT 是复合指令，在执行指令前要将表的偏移地址和被转换码分别送入寄存器( )和( )。
微机原理复习(杏)
微机原理复习1．微型计算机结构（3总线结构：地址总线、数据总线、控制总线）有16根数据线和20根地址,8086可寻址的内存地址空间达220，即1MB； 8086可寻址的I/O地址空间达216，即64KB；2．8086内部组成，BIU和EU的功能及各自的组成，熟知相应寄存器、功能部件在哪个接口部件中。
EU负责指令的执行；算术逻辑单元（ALU），可完成8位或16位操作数进行算术或逻辑运算； 8个16位通用寄存器（AX、BX、CX、DX、SI、DI、SP和BP）；标志寄存器；BIU负责CPU与存储器、I/O设备之间的数据传送。
◆4个16位段寄存器（DS、CS、ES、SS）； 8086中有4个16位段寄存器，它们是：CS（代码段寄存器）、DS（数据段寄存器）、SS（堆栈段寄存器）和ES（附加段寄存器）◆指令指针寄存器（IP）；指令指针寄存器IP提供下一条要取出的指令所在存储单元的16位偏移地址。
◆20位的地址加法器；8086CPU采用段地址、段内偏移地址两级存储器寻址方式，由一个20位地址加法器根据16位段地址和16位段内偏移地址计算出20位的物理地址PA（Physical Address）。
其计算方法是：将CPU中的16位段寄存器内容左移4位（×16）与16位的逻辑地址（又称偏移地址）在地址加法器内相加，得到所寻址单元的20位物理地址。
▪物理地址 = 段地址×10H＋偏移地址假设（CS）=FE00H，（IP）=0400H，那么下一条要取出的指令所在内存单元的20位物理地址PA=FE00H×10H+0400H=FE400H。
3．8086的寄存器结构寄存器是CPU内部用来存放地址、数据和状态标志的部件,8086有14个16位寄存器和8个8位寄存器数据寄存器AX、BX、CX、DX指针和变址寄存器SP、BP、SI、DI标志寄存器FRFR是一个16位的寄存器。
9个位用作标志位：◆状态标志位有6个，控制标志位有3个CF:进位标志：指令执行后，如果运算结果在最高位上产生了一个进位或借位，则CF＝1；否则，CF＝0。
微机原理及应用参考答案
名师整理优秀资源参考答案第一章计算机中的数制和码制第二章计算机概述一、填空题1.82.23. 10244. 25.5、11001.1、00100101.0101B5. 1000010B、42H、66H6. 41.625、29.AH7. 10001101B8. 11001001、110010109. -128 ~ +12710. 系统软件、应用软件11. 电子管、超大规模集成电路二、单选题1． A4． C2． C5．A 3．D 6． C三、分析简答题1. 8086 CPU 的总线根据其中信息传送的类型可分为几种？哪几种？答：8086 CPU 的总线根据其中信息传送的类型可分为三种种，分别是：数据总线、地址总线和控制总线2. 写出-25 的原码、反码、补码，并将补码转换成十六进制数 (设机器字长为8 位)。
答：X=-25=-11001BX 原码:10011001BX 反码:11100110BX 补码:11100111B = E7H名师整理 优秀资源 3. 举例说明什么是机器数，什么是真值？答： 将符号数值化了的数称为机器数。
如： -18=-10010B(真值)；机器数为： 10010010B第三章 半导体存贮器一、填空题1. ROM 、RAM2. 6 个3. 8、4二、单选题1． A 5． C2 ． B3 ． D4 ． B6 ． C7 ． B三、分析简答题1. 在对存储器芯片进行片选时，全译码方式、部分译码方式和线选方式各有何特点？答： ①全译码方式： 存储器芯片中的每一个存储单元对应一个唯一的地址。
译码需要的器件多；②部分译码方式：存储器芯片中的一个存储单元有多个地址。
译码简单；③线选：存储器芯片中的一个存储单元有多个地址。
地址有可能不连续。
不需要译码。
四、硬件接口设计题1. 答：(1)A10～08088CPUWEA10～0#CSY4WEA10～01#CS1Y5名师整理优秀资源(2) 存储器类型为RAM 总容量为4K×8地址范围: 0# 2000H-27FFH1# 2800H-2FFFH2. 答：（9 分）(1) 存储器类型：RAM该系统的存储器容量为：6K×8位（或：6K 字节）(2) 1#芯片的地址范围：1000H ~ 17FFH2#芯片的地址范围：0800H ~ 0FFFH3#芯片的地址范围：0000H ~ 07FFH3. 1）1K×42）2K×8或2KB3）地址分配范围第一组： A19~ A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最小地址最大地址第二组：0 ~0 ~0 ~0 ~111111111111111111110 00000H~1 003FFH0 00400H~1 007FFH第四章微型计算机及微处理器的结构和组成一、填空题1. BIU、EU、指令的译码和指令执行2. 4、16、16、6、20名师整理优秀资源3. 8、164.1、2二、单选题1 ． B2 ． B三、分析简答题1. 8086/8088 微处理器内部有那些寄存器，它们的主要作用是什么？答：执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。
微机原理的答案
第二章8086/808816位微处理器习题解答1．试说明8086/8088CPU中有哪些寄存器？各有哪些用途？答：寄存器组有（1）数据寄存器，含AX、BX、CX、DX四个通用寄存器，用来暂时存放计算过程中所遇到的操作数，结果和其它信息。
（2）指针及变址寄存器，含SP、BP、SI、DI四个十六位寄存器，它们可以像寄存器一样在运算过程中存放操作数只能以字为单位使用。
还用来在段内寻址时提供偏移地址。
（3）段寄存器，含CS、DS、SS、ES，用来专门存放段地址。
（4）控制寄存器，包括IP和PSW两个16为寄存器。
IP是指令指针寄存器，用来存放代码段中的偏移地址。
PSW为程序状态字寄存器，由条件码标志和控制标志构成。
条件码标志用来纪录程序运行结果的状态信息。
包括OF、SF、ZF、CF、AF、PF。
控制标志位有三个寄存器DF、IF、TF组成。
2．是说明8086/8088CPU中标志位寄存器中各标志位的意义？答：OF溢出标志，在运算过程中，如操作数超出了机器能表示的范围则置1，否则置0。
SF符号标志，运算结果为负时置1，否则置0。
ZF零标志，运算结果为0置1，否则置0 。
CF进位标志，记录运算是最高有效位产生的进位。
AF辅助进位标志，记录第三位的进位情况。
PF奇偶标志位，用来为机器中传送信息时可能产生的出错情况提供检验条件，当结果操作数中的1的个数为偶时置1。
DF方向标志位，在串处理指令中控制处理信息的方向。
当DF=1时，每次操作后变址寄存器减量，这样就使串处理从高地址向低地址方向处理。
IF中断标志，当IF=1时，允许中断，否则间断中断。
TF陷阱标志，用于单步操作方式，当TF为1时，每条指令执行完后产生陷阱，由系统控制计算机。
当TF为0时，CPU正常工作不产生陷阱。
3．哪些操作只能隐含使用某个段寄存器，而不能用其它段寄存器代替？哪些操作出隐含使用某个段寄存器外，还可以使用其它段寄存器？答：计算程序的地址隐含使用CS，正在执行的程序隐含使用SS,而数据的地址隐含使用ES和DS。
微型计算机原理及应用第三版课后答案
微型计算机原理及应用第三版课后答案【篇一：《微型计算机原理及应用》课后习题答案】=txt>第一章1.1 解释题(1) 微处理器【解答】由大规模集成电路芯片构成的中央处理器（cpu），叫做微处理器。
(2) 微型计算机【解答】以微处理器为基础，配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机，叫做微型计算机。
(3) 微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备（如打印机、显示器、键盘、磁盘机等），再配以足够的软件而构成的系统。
(4) 单板机【解答】将微处理器、ram、rom以及i/o接口电路，再配上相应的外设（如小键盘、led显示器等）和固化在rom中的监控程序等，安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5) 运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件，主要由alu（arithmetic and logic unit,算术逻辑部件）、通用寄存器、标志寄存器等组成。
(6) 地址总线【解答】地址总线是cpu对内存或外设进行寻址时，传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了cpu的寻址能力。
(7) 数据总线【解答】数据总线是cpu与内存或外设进行信息交换时，所用的一组数据信号线。
它决定了cpu一次并行传送二进制信息的位数，反映出cpu的“字长”这个重要性能指标。
(8) 控制总线【解答】控制总线是在cpu与外部部件之间传送控制信息（如读/写命令、中断请求命令等）的一组信号线。
1-2 单片机应包括哪些基本部件？其主要应用于哪些领域？【解答】一般单片机芯片中包括微处理器、ram、rom、i/o接口电路、定时器/计数器，有的还包括a/d、d/a转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12，写出取第二条指令操作码和执行第二条指令的过程。
【解答】1) ip的值（002h）送入地址寄存器ar；2) ip的内容自动加1，变为003h；3) ar将地址码通过地址总线送到存储器的地址译码器，经译码后选中002h单元；4) 微处理器给出读命令；5) 所选中的002h单元内容04h送上数据总线db；6) 数据总线db上的数据04h送到数据寄存器dr；7) 因是取指操作，取出的是指令操作码04h，即由dr送入指令寄存器ir；8) ir中的操作码经指令译码器id译码后，通过pla发出执行该指令的有关控制命令。
地址译码
解释如下：
STC15F2K60S2系列单片机采用STC-Y5超高速CPU内核，在相同的时钟频率下，速度比STC早期的1T系列单片机的速度快20%。
操作指令周期比较表格（节选）：
助记符
功能说明
地址总线（Address Bus—AB）
地址总线概况：
地址线A0～A15 （16位）
P2口提供高8位地址A8～A15
P0口经地址锁存器提供低8位地址A0～A7 。
片外存储器可寻址范围达64KB（即=65536个字节）
地址总线的特点：
地址总线的驱动；
传送的是地址；
单向
地址总线驱动常用器件:
锁存器：如573，373等
MOVX @DPTR,A;进行写操作
MOVX @DPTR,A;进行写操作
SJMP LOOP;返回LOOP进行循环
END
我让程序在一个周期内执行3个写操作：
示波器的示意图如下：
分段之后：
由示波器的测量结果分析，1包含了SJMP指令和MOVX指令，2和3都只包含MOVX指令。而且由1和2,3相比较可知，1比2，3在ALE的高电平期间多了270ns,所以由此可以判断多出来的270是ns是执行SJMP的时间，由此可以判定SJMP指令影响的波形是ALE高电平的时间。
字节数
传统8051单片机所需时钟
STC系列单片机所需时钟（采用STC-Y5超高速1T 8051内核）
效率提升
MOVX A,@DPTR
1
24
5*N+1
具体说明见下
MOVX @DPTR,A
1
24
微机原理---汇编语言习题（完整参考答案）
微机原理---汇编语⾔习题（完整参考答案）MIS 硬件原理复习内容1.数的不同进制转换，原码、反码、补码转码，BCD码2.掌握D触发器逻辑3.D触发器组成的电路：卡诺图及简化、真值表、波形图、状态转换图4.三态门、总线结构5.存储器扩展⽅法：地址总线的作⽤，内存分页技术，地址译码⽅法，译码器6.86X 系列CPU 结构框图7.8086寄存器组，寻址⽅式8.指令，伪指令9.数据定义，完整程序结构10.汇编语⾔上机及调试过程1.分别指出下列指令中的源操作数和⽬的操作数的寻址⽅式：（1）MOV SI, 200（2）MOV CX, DA TA[SI]（3）ADD AX, [BX][DI]（4）AND AX, BX（5）PUSHF2.指出指令MOV AX, 2010H 和MOV AX, DS:[2010H]的区别3.写出以下指令中内存操作数的所在地址（1）MOV AL, [BX+5]（2）MOV [BP+5], 5（3）INC BYTE PTR[SI+3]（4）MOV DL, ES:[BX+DI]（5）MOV BX, [BX+SI+2]4.判断下列指令书写是否正确(1)MOV DS, 0100H (错)(2)MOV AL, BX (错)(3)MOV BL, F5H (错)(4)MOV DX, 2000H (对)(5)INC [BX] (对)(6)MOV 5, AL (错)(7)MOV [BX], [SI] (错)5.若SP=2000H, AX=3355H, BX=4466H, 试指出执⾏下列指令后有关寄存器的值：(1)PUSH AX；执⾏后AX=? SP=? (AX=3355H SP=1FFEH)(2)PUSH AXPUSH BXPOP DX；执⾏后AX=? DX=? SP=?(AX=3355H DX=4466H SP=1FFEH)6.假设想从100中减去AL中的内容，⽤SUB 100, AL是否正确？如果不对，应⽤什么⽅法？7.有如下程序，当AL某位为何值时，可将程序转⾄AGIN2语句。
微机原理第3章-指令系统
▲按给出偏移地址方式的不同，分为以下5种： 寄存器间接寻址 寄存器相对寻址 基址加变址寄存器 相对基址加变址寄存器 MOV AL, [ BX ] MOV AL, [ BX + 10H ] MOV AL, [ BX + SI ] MOV AL, [ BX + SI + 10H ]
（1）寄存器间接寻址
寄存器寻址方式的操作数是寄存器的值，指令中直接 使用寄存器名，包括8位或16位通用寄存器和段寄存器。可 使用的16位寄存器：AX、BX、CX、DX、SI、DI、SP、 BP；其中：AX、BX、CX、DX可分成两8位使用。
例： MOV AX，CX
；（AX）
（CX）
INC CX
；（CX）
（CX）＋1
3.直接寻址（Direct Addressing）
0002
AH
AL
默认段寄存器的关系： ① 使用BX、SI、DI，默认段寄存器为DS
(BX)
PA = ( DS )×10H + (SI) (DI)
② 使用BP，默认段寄存器为SS PA = ( SS )×10H + ( BP )
使用BX、SI、DI的寄存器寻址，默认段寄存器为DS
寄存器组 AH AL BH BL CH CL DH DL SI DI BP SP AX BX CX DX DS ES SS CS IP 地 址 加 法 器
运 算 器
控制总线CB
码
器
PSW标志 寄存器
执行部件控制电路
CPU
总线
内存
例： MOV AX , [ BX + SI ]
若 ( DS ) = 4000H
( BX ) = 2000H ( SI ) = 100H 则内存操作数的物理地址为：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
!ROM
A13 & !A14 & A15 !A13 & A14 & A15 !A9 & !A11 & A14 & A15 !A10 & !A11 & A14 & A15 !A12 & A14 & A15
!A8 & !A10 & !A11 & !A12 & !A13 & !A14 & !A15 !A9 & !A10 & !A11 & !A12 & !A13 & !A14 & !A15 ) = ((Address >= ^h300) & (Address < ^hA000)) # ((Address >= ^hF600) & (Address < ^hFFFF));
!P8253 = (Address >= ^hE800) & (Address < ^hE900);
ቤተ መጻሕፍቲ ባይዱ
• P1245
= !( A13 & !A14 & A15
# !A13 & A14 & A15 );
!P1245 = (Address >= ^hA000) & (Address < ^hE000);
译码5
PCI总线的特点(120引脚）
• 支持一种线性突发数据传输模式，即由一个地址顺 序读写大量数据。 • 总线主控，任何一个有处理能力的外设都可暂时接 管总线。 • 同步操作功能，确保CPU与总线同步操作。 • PCI芯片将大量系统功能高度集成，而且AB和DB多 路复用。 • PCI总线与CPU时钟频率无关，以其独特的中间缓冲 器，独立于CPU ，不必担心外设在不同时钟频率下 引起性能冲突。 • 自动设置参数（I/O端口，中断号等），即PnP。
•
(Address >= ^hEb00) & (Address < ^hEc00)
译码4
• P12887 = !( A8 & !A9 & !A10 & A11 & !A12 & A13 • & A14 & A15 ); • !P12887 = (Address >= ^hE900) & (Address < ^hEa00); • P8253 • • = !( !A8 & !A9 & !A10 & A11 & !A12 & A13 & A14 & A15 );
接口插板布线图 C、D
G、H
A、B E、F
局部总线和PCI总线
• 局部总线：速度更快。适用于80486以上的CPU的主 板。如VL总线，PCI总线。与其它总线不兼容。
CPU CPU MEM PCI总线
ISA总线控制器 局部总线控制器
MEM
ISA总线
网络适配器
CRT适配器
ISA总线控制器
ISA总线
硬盘适配器 CRT适配器 …… FAX适配器 打印机适配器 ……
PCMCIA扩展总线
• 适用于笔记本电脑，可连接存储器、FAX/MODEM、网络适 配器和硬盘驱动器等扩展设备。 • 支持三种类型的PC卡，长86mm，宽54mm，I类卡厚3.3mm, 主要是存储器卡; II类卡厚5.5mm, 通常是modem卡或fax modem卡；III类卡厚10.5mm, 用作磁盘设备。 • PCMCIA插槽也有三种规格: I型插一个I类卡; II型插一个II类卡 或两个I类卡; III型插一个III类卡或一个II类卡和一个I类卡。 • PCMCIA插槽在PC端为插针, 在卡端为插孔。PCMCIA总线有 64个信号线, 16位数据线, 26位地址线, 其它一些控制线和电源 线、地线。 • PCMCIA插槽服务接口程序，相当于BIOS。其上是卡服务程 序。应用程序必须通过卡服务程序的中断调用来访问PC卡。
PCI总线的接口信号
• 在PCI应用系统中，有主设备和从设备，主设备需要49根信 号线，从设备至少需要47根 • 系统接口信号:CLK、RST。 • 地址数据接口信号：AD0~31/32~63、C/BE0~3/4~7、PAR。 • 接口控制信号：FRAME、IRDY、TRDY、STOP、LOCK、 IDSEL、DEVSEL • 总裁信号：REQ、GNT。
全译码、部分译码、线译码
译码1
译码2
!P245T = (Address >= ^hE000) & (Address < ^hE800); !CH375A = (Address >= ^hEa00) & (Address < ^hEb00); !CH375B = (Address >= ^hEb00) & (Address < ^hEc00); !P12887 = (Address >= ^hE900) & (Address < ^hEa00); !P8253 = (Address >= ^hE800) & (Address < ^hE900); !P1245 = (Address >= ^hA000) & (Address < ^hE000); !ROM = ((Address >= ^h300) & (Address < ^hA000)) # ((Address >= ^hF600) & (Address < ^hFFFF)); ROMA15 = !RSet # A15;
• 错误报告信号：PERR、SERR、
• 中断接口信号：INTA、INTB、INTC、INTD • 其它接口信号：SBO、SDONE
PCI总线的配置空间
• 00H~01H：厂商标识，R/W，从扩展ROM装入。 • 02H~03H：设备标识，R，从扩展ROM装入。
• 04H~05H：PCI命令，W/R，未用。
• 06H~07H：PCI状态，R，未用。 • 08H：版本标识，R，从扩展ROM装入。 • 09H~0BH：设备类别码，R，从扩展ROM装入。 • 0CH：高速缓存行大小，R，未用。
• 0DH：延时定时器，W/R，从扩展ROM装入。
• 0EH：首区类型，R，从扩展ROM装入。 • 0FH：内建自测区，R，从扩展ROM装入。
– 系统总线
• 多处理器系统即高性能超级计算机中连接各CPU 插件板的信息通道，用来支持多个CPU的并行处 理;
– 外部总线
• 这是微型机和外部设备之间或者几个微型机系统 之间的通信总线； • 串行总线RS232C; • IDE(integrated drive electronic) • SCSI(small computer system interface) • 并行打印机Centronics 总线 • 通用串行总线USB(universal serial bus)
第三章 存储器、地址译码、 总线
3.1 存储器
• 介绍几种常用典型的存储器的引脚
– SRAM: HM62256 – EPROM: 27C512
– EEPROM: W27E512
常用存储器引脚
存储器扩展
3.2 地址译码
• 74LS138译码器
• 138译码器真值表
译码方法
• 全译码：所有高位地址信号通过译码器构 成多个片选信号； • 部分译码：这种方法将高位地址中的若干 位通过译码器组合成片选信号。 • 线译码：这种方法不通过译码器，而是将 高位地址中的1位或几位作为片选信号。
PCI总线的配置空间
• 28H~2FH：保留。 • 30H：扩展ROM基地址，从扩展ROM装入。 • 34H~3BH：保留。
• 10H~27H:基地址寄存器，高位R/W，低位R，从扩展ROM装入。
• 3CH：中断线寄存器，R/W，从扩展ROM装入。
• 3DH：中断引脚寄存器，R，从扩展ROM装入。 • 3EH：最小允许，R，从扩展ROM装入。 • 3FH：最大延时，R，从扩展ROM装入。 • 40H~FFH ：保留。
RAM芯片构成16K×8位的数据存储器， 用16K×8位的ROM芯片构成32K×8 的程序存储器，请画出与CPU的连线 图并写出存储器的寻址范围（要求存 储器的起始地址为D0000H）。（地址 总线、数据总线可画粗实线表示总线， 译码器可用74LS138或其他逻辑器件）
• 3.3 总线
– – – – – 3.3.1 3.3.2 3.3.3 3.3.4 3.3.5 总线的分类和性能指标 PC机的局部总线 微型机系统中的层次化局部总线 外部总线 系统总线MULTIBUS
译码3
• P245T = !( !A11 & !A12 & A13 & A14 & A15 ); • (Address >= ^hE000) & (Address < ^hE800) • CH375A = !( !A8 & A9 & !A10 & A11 & !A12 & A13 • & A14 & A15 ); • (Address >= ^hEa00) & (Address < ^hEb00) • CH375B • = !( A8 & A9 & !A10 & A11 & !A12 & A13 & A14 & A15 );
• 总线：总线结构是一个独特的结构。有 了总线结构后，系统中各功能部件之间 的相互关系变为各个部件面向总线的单 一关系。一个部件只要符合总线标准， 就可以连接到采用这种总线标准的系统 中，使系统得到扩展。 1. 数据总线DB(data bus)：传输数据 2. 地址总线AB(address bus)：传送地 址信息 3. 控制总线CB(control bus) ：传输控 制信号