专科《数字逻辑》复习题库及答案
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
专科《数字逻辑》复习题库及答案
7．下列等式不成立的是（ ）
A. B.(A+B)(A+C)=A+BC
C.AB+AC+BC=AB+BCD.
8．
A.ABCB.A+B+CC. D.
9．欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )
A.5B.6C.10D.53
41.JK触发器的次态主要与（J，K，CP）因素有关。
42.D触发器的次态主要与（D，CP）因素有关。
43.仅具有清0和置1功能的触发器是（D触发器）。
44.仅具有"保持"和"翻转"功能的触发器是（T触发器）。
45.延迟元件可以是(专用的延迟元件)，也可以利用(带反馈的组合电路本身的内部延迟性能)。
15.逻辑函数化简的三种方法，即(代数化简法、卡诺图化简法和列表化
17.一个逻辑函数可由图形中若干方格构成的区域来表示，并且这些方格与包含在函数中的各个(最小项)相对应。
18.一只四输入端或非门，使其输出为1的输入变量取值组合有(1)种。
29.半加器是指两个(同位二进制数)相加。
30.组合逻辑电路由(门)电路组成。
31.组合逻辑电路的设计过程与(分析)过程相反。
32.根据电路输出端是一个还是多个，通常将组合逻辑电路分为(单输出和多输出)两类。
33.设计多输出组合逻辑电路，只有充分考虑(各函数共享)，才能使电路达到最简。
34.组合逻辑电路中输出与输入之间的关系可以由(真值表、卡诺图、逻辑表达式等)来描述。
4． 和逻辑式 相等的式子是( )A.ABCB.1+BCC.AD.
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题及答案《数字逻辑与电路》复习题第⼀章数字逻辑基础（数制与编码）⼀、选择题1．以下代码中为⽆权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. １B. ２C. ４D. 164．⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101015．在⼀个8位的存储单元中，能够存储的最⼤⽆符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与⼗进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与⼋进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常⽤的B C D码有C D。
A.奇偶校验码B.格雷码C.8421码D.余三码⼆、判断题（正确打√，错误的打×）1. ⽅波的占空⽐为0.5。
（√）2. 8421码1001⽐0001⼤。
（×）3. 数字电路中⽤“1”和“0”分别表⽰两种状态,⼆者⽆⼤⼩之分。
（√）4．格雷码具有任何相邻码只有⼀位码元不同的特性。
（√）5．⼋进制数（17）8⽐⼗进制数（17）10⼩。
（√）6．当传送⼗进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．⼗进制数（9）10⽐⼗六进制数（9）16⼩。
（×）8．当8421奇校验码在传送⼗进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1和0来表⽰。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
专科《数字逻辑》复习题库及答案一、选择题1． 和二进制数(1100110111.001)等值的十六进制数学是( )。
A.337.2B.637.2C.1467.1D.c37.42． 是8421BCD 码的是（ ） A.1010 B.0101 C.1100 D.11113． 和二进制码1100对应的格雷码是（ ） A.0011 B.1100 C.1010 D.0101 4． 和逻辑式ABC A +__相等的式子是( ) A.ABC B.1+BC C.A D.BC A +___5． 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。
B.任何时候最多只能有一个电路处于工作态，其余应处于三态。
C.任何时候至少要有两个或三个以上电路处于工作态。
D.以上说法都不正确。
6． A+B+C+__A +A __B =（ ） A.A B.__A C.1 D.A+B+C 7． 下列等式不成立的是（ ） A.B A B A A +=+__B.(A+B)(A+C)=A+BCC.AB+AC+BC=AB+BCD.1________=+++B A AB B A B A8． ) (F ,)6,5,4,3,2,1,0(C)B ,,F(A ==∑则m A.ABC B.A+B+C C.______C B A ++ D. ______C B A9． 欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A.5B.6C.10D.53 10． 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。
A.3B.6C.8D.1 11． 或非门构成的基本RS 触发器，输入端SR 的约束条件是（ ） A.SR=0 B.SR=1 C.1____=+R S D.0____=+R S12． 在同步方式下，JK 触发器的现态Q n = 0，要使Q n+1 = 1，则应使（ ）。
A.J=K=0B.J=0，K=1C.J=1，K=XD.J=0，K=X 13． 一个T 触发器，在T=1时，来一个时钟脉冲后，则触发器( )。
A.保持原态B.置0C.置1D.翻转14． 在CP 作用下，欲使D 触发器具有Q n+1=__nQ 的功能，其D 端应接（ ） A.1 B.0 C.n Q D.__nQ 15． 一片四位二进制译码器，它的输出函数有（ ）A.1个B.8个C.10个D.16个16． 比较两个两位二进制数A=A 1A 0和B=B 1B 0，当A>B 时输出F=1，则F 的表达式是（ ）。
A. __11B A F = B.__01__01B B A A F ++= C.__00_________11__11B A B A B A F ⊕+= D. __00__11B A B A F ++=17． 相同计数模的异步计数器和同步计数器相比，一般情况下（ ）A.驱动方程简单B.使用触发器的个数少C.工作速度快D.以上说法都不对18． 测得某逻辑门输入A 、B 和输出F 的波形如下图，则F(A ，B)的表达式是（ ） A.F=AB B.F=A+B C.B A F ⊕= D.__B A F =19． Moore 和Mealy 型时序电路的本质区别是（ ）A.没有输入变量B.当时的输出只和当时电路的状态有关，和当时的输入无关C.没有输出变量D.当时的输出只和当时的输入有关，和当时的电路状态无关 20． n 级触发器构成的环形计数器，其有效循环的状态数为（ ）A.n 个B.2n 个C.2n -1个D. 2n个21． ROM 电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（ ）个字。
A.10B.102C.210D.10422． 74LS160十进制计数器它含有的触发器的个数是（ ）A.1个B.2个C.4个D. 6个23． 组合型PLA 是由（ ）构成A.与门阵列和或门阵列B.一个计数器C.一个或阵列D.一个寄存器 24． TTL 与非门的多余脚悬空等效于( )。
A.１B.０C.ＶccD.Vee 25． 设计一个8421码加1计数器，至少需要（ ）触发器A.3个B.4个C.6个D.10个26． 以下哪一条不是消除竟争冒险的措施（ ）A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计 27． 主从触发器的触发方式是（ ）A.CP=1B.CP 上升沿C.CP 下降沿D.分两次处理 28． 下列说法中，（ ）不是逻辑函数的表示方法。
A ．真值表和逻辑表达式B ．卡诺图和逻辑图C ．波形图和状态图29． 已知某触发器的特性所示（触发器的输入用A 、B ……表示）。
请选择与具有相同功能的逻辑表达式是（ ）。
A ．n n n BQ Q A Q +=+1B ．n n n Q B Q A Q +=+1C ．n n n Q B Q A Q +=+130． 用ROM 实现四位二进制码到四位循环码的转换，要求存储器的容量为（ ）。
A ．8B ．16C ．32D ．64 31． 下列信号中，（ ）是数字信号。
A ．交流电压 B.开关状态 C.交通灯状态 D.无线电载波 32． 余3码10001000对应2421码为（ ）A. 01010101B. 10000101C. 10111011D. 1110101133． 若逻辑函数()()()()∑∑==7,5,4,3,2,0,,,6,3,2,1,,m C B A G m C B A F ，则F 和G 相与的结果为（ ） A. 32m m + B. 1 C. B A D. 034． 为实现D 触发器转换为T 触发器，图所示的虚线框内应是（ ）A. 或非门B. 与非门C. 异或门D. 同或门35． 完全确定原始状态表中的五个状态A 、B 、C 、D 、E ，若有等效对A 和B ，B 和D ，C 和E ，则最简状态表中只含（ ）个状态A.2B.3C.1D.436． 下列触发器中，没法约束条件的是（ ）A. 时钟S R -触发器B. 基本S R -触发器C. 主从K J -触发器D. 边沿D 触发器 37． 组合逻辑电路输出与输入的关系可用（ ）描述A.真值表B.状态表C.状态图D.逻辑表达式 38． 实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（ ）A.4入4出B.8入8出C.8入4出D.8入5出 39． 组合逻辑电路中的险象是由于（ ）引起的A.电路未达到最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同40． 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门A.2B.3C.4D.5 41． 下列触发器中，（ ）不可作为同步时序逻辑电路的存储元件。
A.基本R-S 触发器B.D 触发器C.J-K 触发器D.T 触发器 42． 构造一个模10同步计数器，需要（ ）触发器A.3个B.4个C.5个D.10个43． 实现同一功能的Mealy 型同步时序电路比Moore 型同步时序电路所需要的（ ）A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少 44． 同步时序电路设计中，状态编码采用相邻编码法的目的是（ ）A.减少电路中的触发器B.提高电路速度C.提高电路可靠性D.减少电路中的逻辑门 45． 脉冲异步时序逻辑电路的输入信号可以是（ ）A.模拟信号B.电平信号C.脉冲信号D.时钟脉冲信号46． 电平异步时序逻辑电路不允许两个或两个以上输入信号（ ）A.同时为0B.同时为1C.同时改变D.同时出现 47． 脉冲异步时序逻辑电路中的存储元件可以采用（ ）A.时钟控制RS 触发器B.D 触发器C.基本RS 触发器D.JK 触发器 48． 八路数据选择器应有（ ）个选择控制器 A.2 B.3 C.6 D.849． 移位寄存器T1194工作在并行数据输入方式时，M A M B 取值为（ ）A.00B.01C.10D.11 50． 半导体存储器（ ）的内容在掉电后会丢失A.MROMB.RAMC.EPROMD.E 2PROM 51． EPROM 是指（ ）A.随机读写存储器B.只读存储器C.可擦可编程只读存储器 D .电可擦可编程只读存储器 52． 用PLA 进行逻辑设计时，应将逻辑函数表达式变换成（ ）A.异或表达式B.与非表达式C.最简“与—或”表达式D.标准“或—与”表达式 53． 补码1.1000的真值为（ ）A.+1.1000B.-1.1000C.-0.1000D.-0.0001 54． 下列哪个函数与逻辑函数F= A ⊙B 不等（ ）A.B A B A F +=B. AB B A F +=C. B A F ⊕=D. 1⊕⊕=B A F55． PROM 、PLA 、和PAL 三种可编程器件中，（ ）是不能编程的A.PROM 的或门阵列B.PAL 的与门阵列C.PLA 的与门阵列和或门阵列D.PROM 的与门阵列 56． 下列中规模通用集成电路中，（ ）属于组合逻辑电路A.4位计数器T4193B.4位并行加法器T693C.4位寄存器T1194D.4位数据选择器T58057． 数字系统中，采用（ ）可以将减法运算转化为加法运算A.原码B.补码C. Gray 码D.反码 58． 十进制数555的余3码为（ ）A.101101101B.010*********C.100010001000D.010********* 59． 下列逻辑门中，（ ）不属于通用逻辑门A.与非门B.或非门C.或门D.与或非门60． n 个变量构成的最小项m i 和最大项M i 之间，满足关系（ ）A.i i M m =B. i i M m =C. 1=+i i M mD. 1=⋅i i M m参考答案如下：1-5 ABCDB 6-10 CCCBC 11-15 ACDDD 16-20 CACBA 21-25 CCAAB 26-30 BDCCD 31-35 （BC ）C （AC ）DA 36-40 （CD ）（AD ）BCC 41-45 A B B D （CD ）46-50 C （ABCD ）BDB 51-55 CCCAD 56-60 （BD ）（BD ）CC （BC ）二、填空题1. ( 496 ) 的8421码为 010********* 。
2. 补码只有( 一 ) 种零的表示形式。
3. 逻辑变量反映逻辑状态的变化，逻辑变量仅能取值 ( “0”或“1” )。
4.如果A ，B 中只要有一个为1，则F 为l ；仅当A ，B 均为0时，F 才为0。
该逻辑关系可用式子 (F=A+B )表示。
5. 在非逻辑中，若A 为０，则F 为1；反之， (若A 为l ，则F 为0 ) 。
6. 基本的逻辑关系有 ( 与、或、非 ) 三种。