EMI设计的叠层关系
电路板emi设计
电路板EMI设计介绍在现代电子设备中，电路板是连接各个电子元件的重要组成部分。
然而，电路板在高频运行时可能会产生电磁干扰（EMI），对周围的电子设备和系统造成不利影响。
因此，进行电路板EMI设计是必要的，以确保设备的正常工作和可靠性。
本文将详细探讨电路板EMI设计的相关内容。
电磁干扰概述电磁干扰是指电磁场的能量在电路板或其它电子设备中引起的非预期影响。
这些干扰可以来自电源、信号线、地线等各种来源。
电磁干扰可能导致电路板的性能下降、设备故障、通信中断等问题，因此需要通过EMI设计来减小这些干扰。
EMI设计原则在进行电路板EMI设计时，需要遵循一些基本原则，以确保设计的高效和可靠。
以下是一些常用的EMI设计原则：1. 布局和层叠设计合理的电路板布局和层叠设计可以最大程度地减小电磁干扰。
布局设计应将信号线和电源线与敏感线路、高频线路等相隔离，并避免并行布线。
层叠设计可以通过在不同层次上布置信号层、地层和电源层，有效降低电磁辐射。
2. 地线设计地线是电路板EMI设计中非常重要的一部分。
合理的地线布局可以减小地回线的电阻和电感，降低电磁干扰。
使用大面积的地层和多个接地点，可以提高地线的效果。
3. 滤波设计滤波是减小电磁干扰的一种重要手段。
在电路板设计中，可以通过添加滤波电容、电感和滤波器等元件，来抑制高频噪声和谐波。
4. 屏蔽设计屏蔽设计是减小电磁辐射和接收外部干扰的有效方法。
可以在电路板和电子器件之间设置屏蔽罩，以防止电磁干扰的传播。
EMI设计步骤进行电路板EMI设计时，可以按照以下步骤进行：1. 确定设计需求和规范首先，需要明确设计的需求和规范。
根据电子设备的用途和运行环境，制定相应的EMI设计要求。
2. 进行电路板布局设计根据设计需求，进行电路板的布局设计。
将信号线、地线和电源线合理布置，并避免并行布线和敏感线路的相互干扰。
3. 进行层叠设计根据电路板的复杂度和性能要求，进行层叠设计。
将信号层、地层和电源层分开布局，以降低电磁辐射。
韩国INNOX 覆盖膜EMI最新简介
Thickness : 50+30 = 80um
Thickness : 50um FPCB(H/P)-Au plating-SMT 因为有保护膜，可以适用所有制 可以减少EMI贴合制程 优秀的粘合层耐热性 透磁率可以提现同等水准 (130 μ) ⇒ 150/200μ 开发中 减少客户制程
制程
FPCB(H/P-Au Plating-SMT) 后
EMI 吸波膜开发Road Map
材料二元化 层间叠构最少化 确保性能 (130μ) 提升良率 提现高透磁率
→ 150/200μ
减少制程 → 成本节俭
产品 检讨
承认 量产
扩大适用 范围
高透磁率 超薄设计 多元化规格
Step III (3Q~) Step II (2Q)
Step Ⅰ(1Q)
2. 开发 History 及 开发品履历整理
• •
Monitoring 方法
INNOX出货原材料Lot -> Digitizer成品出货可以追溯 出货到三星手机事业部的出货LOT中， 要求提供样品 (by Lot别，无论良品or不良品)
• • • •
INNOX 意见
INNOX出货时，标示材料Lot FPC厂商提供的样品，测定特性系数 Lot别测定的data共享给手机事业部及FPC厂商 持续的累积数据并Monitoring后，对产品进行稳定化
[Agilent E4991A Impedance 측정기]
[Permeability mode]
[量测透磁率Sample Coupon
<性能系数(K)量测法>
1. 2. 3. 4. 5.
利用H/Press，把相关样品固化 Impedance量测机调整为 Permeability mode(渗透模式)后，进行校准。 准备的样品结合在量测仪器。 在3MHz的周长里确认 u‘ 值。 量测到的u”值来换算性能系数。
叠层型片式磁珠的特性及其应用
1前言各种电子线路中，电磁干扰源产生的电磁干扰杂波，通过传导和辐射途经对线路其它部分或其它电子线路产生电磁干扰。
这一过程中导线起了重要作用，一英寸长的导线在100MHz频率下的电感量约为20nh，其感抗约为12．6Ω，这是不可忽视的。
为了消除电磁干扰，方法之一就是在有源和无源电子元器件的引线上套上一些很小的管形或环形的软磁铁氧体磁芯，利用铁氧体材料的电磁损耗机理有效地消除传导和辐射的电磁干扰噪声。
这种抗电磁干扰的方法既简便又有效，而且成本很低，所以获得了十分广泛的应用。
由于串在引线上用于抗电磁干扰的铁氧体小管或小环有些像一串珍珠，所以它们得到了一个很形象化的名称—磁珠（Bead）。
近年来表面贴装技术（SMT）迅速崛起，传统的插装电路逐步被SMT电路替代，绝大部分带引线的电子元器件均已片式化，变成了无引线或短引线的片式电子元器件。
这样一来，上述的传统磁珠（铁氧体小管或小环）已无法在SMT电路中应用。
为了解决这一困难，国外一些著名的电子元器件公司，如美国的AEM公司、Coilcraft公司、日本TDK、村田、太阳诱电、Tokin等公司，先后开发了片式磁珠（ChipBead）和片式电感器（ChipInductor），以满足SMT电路的需求。
实质上，磁珠就是一个填充磁芯的电感器，利用它的阻抗|Z|在高频下迅速增加的特性和磁性材料的电磁损耗机理来抑制和吸收高频噪声，从而达到抗电磁干扰的目的。
片式磁珠/电感器按结构可分为两大类，即叠层型片式磁珠／电感器（MultilayerChipBead/Inductor，简称MLCB/MLCI）和绕线型片式磁珠/电感器（WoundChipBead/Inductor）。
叠层型片式磁珠／电感器是近年来发展起来的一种高新技术产品，其结构如图1所示。
由图1可以看出，导体线圈完全被磁性铁氧体介质包围，形成一种独石结构。
当电流通过时，激励的磁力线几乎完全被屏蔽在其内部，而不会干扰邻近的其它电子元器件。
pcb的叠层内缩规则
印制电路板（PCB）的叠层内缩规则印制电路板（PCB）作为电子设备中的关键部件，其设计与制造质量直接关系到电子产品的性能与可靠性。
在PCB设计中，叠层设计是一个至关重要的环节，而叠层内缩规则更是确保信号完整性、减少电磁干扰（EMI）以及提高制造良率的关键因素。
本文将详细探讨PCB叠层内缩规则的原理、应用及其实践中的注意事项。
一、叠层内缩规则的基本概念叠层内缩，顾名思义，是指在PCB的多层结构中，内层线路的图形相对于外层线路图形向内收缩的一种设计策略。
这种收缩不是随意的，而是根据信号的传输特性、板材的电气性能以及制造工艺的要求来确定的。
内缩的主要目的是减少信号在传输过程中的损耗和反射，同时避免由于层间对准误差导致的短路风险。
二、叠层内缩规则的原理1. 信号完整性考虑：高速信号在PCB上传输时，如果线路边缘不规整或存在突变，会引起信号的反射和辐射，导致信号质量下降。
通过内缩设计，可以使线路边缘更加平滑，减少信号的反射和辐射。
2. 电磁兼容性（EMC）考虑：电磁干扰是电子设备中普遍存在的问题。
内缩设计有助于减少层间信号的耦合，从而降低电磁干扰。
3. 制造工艺考虑：在PCB制造过程中，由于层间对准误差的存在，如果内外层线路完全对齐，可能会导致层间短路。
通过内缩设计，可以为制造误差提供一定的容差空间，提高制造良率。
三、叠层内缩规则的应用1. 内缩量的确定：内缩量的大小应根据信号的传输速率、板材的介电常数、线路宽度以及制造工艺的精度等因素来综合考虑。
一般来说，信号速率越高、板材介电常数越大、线路宽度越窄，所需的内缩量就越大。
2. 不同层级的内缩策略：在多层PCB设计中，不同层级可能需要采用不同的内缩策略。
例如，对于高速信号层，可能需要采用较大的内缩量以减少信号反射；而对于电源层或地层，内缩的需求可能相对较小。
3. 特殊结构的处理：在PCB设计中，经常会遇到一些特殊结构，如盲孔、埋孔等。
对于这些结构，内缩规则的应用需要特别注意。
一到八层电路板的叠层设计方式
一到八层电路板的叠层设计方式电路板的叠层安排是对PCB的整个系统设计的基础。
叠层设计如有缺陷，将最终影响到整机的EMC性能。
总的来说叠层设计主要要遵从两个规矩:1. 每个走线层都必须有一个邻近的参考层(电源或地层);2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从单层板到八层板的叠层：一、单面板和双面板的叠层对于两层板来说，由于板层数量少，已经不存在叠层的问题。
控制EMI辐射主要从布线和布局来考虑；单层板和双层板的电磁兼容问题越来越突出。
造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。
要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。
关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。
能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。
对干扰敏感的信号是指那些电平较低的模拟信号。
单、双层板通常使用在低于10KHz的低频模拟设计中:1 在同一层的电源走线以辐射状走线，并最小化线的长度总和；2 走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。
这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。
当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。
3 如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。
这样形成的回路面积等于pcb线路板的厚度乘以信号线的长度。
二、四层板的叠层推荐叠层方式：2.1 SIG－GND(PWR)－PWR (GND)－SIG；2.2 GND－SIG(PWR)－SIG(PWR)－GND；对于以上两种叠层设计，潜在的问题是对于传统的1.6mm（62mil）板厚。
层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽；特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。
EMI分析
4.2.1 电压瞬变对于电磁干扰的分析，可以从电磁能量外泄方面来考虑，如果器件向外泄露的能量越少，我们可以认为产生的电磁干扰就比较小。
对于高速的数字器件来说，产生高频交流信号时的电压瞬变是产生电磁干扰的一个主要原因。
我们知道，数字信号在开关输出时产生的频谱不是单一的，而是融合了很多高次谐波分量，这些谐波的振幅(即能量)由器件的上升或者下降时间来决定，信号上升和下降速率越快，即开关频率越高，则产生的能量越多。
所以，如果器件在很短的时间内完成很大的电压瞬变，将会产生严重的电磁辐射，这个电磁能量的外泄就会造成电磁干扰问题。
通常，高速数字电路的EMI 发射带宽可以通过下面的公式计算：F=1/πTr，F为开关电路产生的最高EMI频率，单位为GHz，Tr为信号的上升时间或者下降时间，单位为ns。
'700')this.width='700';" border=0> 图1-4-1 理想信号回流示意图'700')this.width='700';" border=0>图1-4-1 实际情况中的信号回流对高频信号回流的理解不能有一个思维定势，认为回流必须完全存在于信号走线正下方的参考平面上。
事实上，信号回流的途径是多方面的：参考平面，相邻的走线，介质，甚至空气都可能成为它选择的通道，究竟哪个占主要地位归根结底看它们和信号走线的耦合程度，耦合最强的将为信号提供最主要的回流途径。
比如在多层PCB设计中，参考平面离信号层很近，耦合了绝大部分的电磁场，99％以上的信号能量将集中在最近的参考平面回流，由于信号和地回流之间的环路面积很小，所以产生的EMI也很低。
但如果由于相邻的参考平面上存在缝隙等非理想因素，这就导致了回流的面积增大，低电感的耦合作用减弱，将会有更多的回流通过其它途径或者直接释放到空中，这就会导致EMI的大大增加。
我们参考图1-4-3来分析信号回流对EMI的影响，可以看到：信号和回流外部区域，由于磁场的极性相反，可以相互抵消，而中间部分是加强的，这也是对外辐射的主要来源。
电源完整性-EMC-EMI以及热分析
电源完整性/EMC/EMI以及热分析面对高速高密度PCB设计的挑战，设计者需要改变的不仅仅是工具，还有设计的方法、理念和流程。
随着电子产品功能的日益复杂和性能的提高，印刷电路板的密度和其相关器件的频率都不断攀升，工程师面临的高速高密度PCB设计所带来的各种挑战也不断增加。
除大家熟知的信号完整性（SI）问题，Cadence公司高速系统技术中心高级经理陈兰兵认为，高速PCB 技术的下一个热点应该是电源完整性（PI）、EMC/EMI以及热分析。
而随着竞争的日益加剧，厂商面临的产品面世时间的压力也越来越大，如何利用先进的EDA工具以及最优化的方法和流程，高质量、高效率的完成设计，已经成为系统厂商和设计工程师不得不面对的问题。
热点：从信号完整性向电源完整性转移谈到高速设计，人们首先想到的就是信号完整性问题。
信号完整性主要是指信号在信号线上传输的质量，当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性。
当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题，信号完整性主要表现在延迟、反射、串扰、时序、振荡等几个方面。
一般认为，当系统工作在50MHz 时，就会产生信号完整性问题，而随着系统和器件频率的不断攀升，信号完整性的问题也就愈发突出。
元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等这些问题都会引起信号完整性问题，导致系统工作不稳定，甚至完全不能正常工作。
信号完整性技术经过几十年的发展，其理论和分析方法都已经较为成熟。
对于信号完整性问题，陈兰兵认为，信号完整性不是某个人的问题，它涉及到设计链的每一个环节，不但系统设计工程师、硬件工程师、PCB工程师要考虑，甚至在制造时也不能忽视。
解决信号完整性问题，必须借助先进的仿真工具，如Cadence的SPECCTRAQuest就是不错的仿真工具，利用它可以在设计前期进行建模、仿真，从而形成约束规则指导后期的布局布线，提高设计效率。
EMC-EMI之综合解决方案
EMC-EMI之综合解决方案引言概述：电磁兼容性（EMC）和电磁干扰（EMI）是现代电子设备设计中不可忽视的重要问题。
为了确保设备在电磁环境中的正常运行，需要采取综合解决方案来解决EMC-EMI问题。
本文将介绍一种综合解决方案，包括五个大点，每个大点包含3-5个小点。
正文内容：1. 设计阶段的EMC-EMI考虑1.1. 电路板设计：合理布局和层叠设计，减少信号线的长度和交叉，降低电磁辐射和敏感度。
1.2. 接地设计：采用良好的接地策略，包括分离地平面、地平面划分和接地回路的优化，以减少共模和差模噪声。
1.3. 滤波器设计：使用合适的滤波器来抑制高频噪声和干扰，包括低通滤波器、带通滤波器和带阻滤波器等。
2. 电磁屏蔽技术2.1. 金属屏蔽：使用金属外壳或金属屏蔽罩来阻挡外部电磁场的干扰，减少电磁泄漏和辐射。
2.2. 电磁屏蔽材料：选择合适的电磁屏蔽材料，如电磁屏蔽涂料、电磁屏蔽膜和电磁屏蔽垫等，来吸收或反射电磁波。
2.3. 接地屏蔽：通过良好的接地设计和屏蔽连接，确保设备的接地系统能够有效地排除干扰。
3. 信号完整性和EMC-EMI测试3.1. 信号完整性：设计合适的信号线和电源线布局，减少信号串扰和功率噪声，提高信号完整性。
3.2. 电磁辐射测试：使用专业的测试设备进行电磁辐射测试，评估设备的辐射水平是否符合标准。
3.3. 电磁兼容性测试：进行电磁兼容性测试，包括传导干扰和辐射干扰测试，确保设备在电磁环境中的正常工作。
4. 故障排除和修复4.1. 电磁干扰源的定位：通过专业的仪器和技术，定位和识别电磁干扰源，如电源线、信号线和外部设备等。
4.2. 故障分析：分析电磁干扰对设备的影响，找出故障原因和解决方案。
4.3. 修复措施：采取合适的修复措施，如增加滤波器、重新布线和更换屏蔽材料等，以消除或减少电磁干扰。
5. EMC-EMI标准和合规性5.1. 国际标准：了解和遵守国际电磁兼容性标准，如IEC 61000系列标准和CISPR标准等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ＥＭＩ设计的叠层关系
名词定义：ＳＩＧ：信号层；ＧＮＤ：地层；ＰＷＲ：电源层；
电路板的叠层安排是对ＰＣＢ的整个系统设计的基础。
叠层设计如有缺陷，将最终影响到整机的ＥＭＣ性能。
总的来说叠层设计主要要遵从两个规矩：
１．每个走线层都必须有一个邻近的参考层（电源或地层）；
２．邻近的主电源层和地层要保持最小间距，以提供较大的耦合电容；
下面列出从两层板到十层板的叠层：
２．１ 单面板和双面板的叠层；
对于两层板来说，由于板层数量少，已经不存在叠层的问题。
控制ＥＭＩ辐射主要从布线和布局来考虑；
单层板和双层板的电磁兼容问题越来越突出。
造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。
要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。
关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。
能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。
对干扰敏感的信号是指那些电平较低的模拟信号。
单、双层板通常使用在低于１０ＫＨｚ的低频模拟设计中：
１ 在同一层的电源走线以辐射状走线，并最小化线的长度总和；
２ 走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。
这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。
当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。
３ 如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。
这样形成的回路面积等于线路板的厚度乘以信号线的长度。
２．２ 四层板的叠层；
推荐叠层方式：
２．２．１ ＳＩＧ－ＧＮＤ（ＰＷＲ）－ＰＷＲ （ＧＮＤ）－ＳＩＧ；
２．２．２ ＧＮＤ－ＳＩＧ（ＰＷＲ）－ＳＩＧ（ＰＷＲ）－ＧＮＤ；
对于以上两种叠层设计，潜在的问题是对于传统的１．６ｍｍ（６２ｍｉｌ）板厚。
层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽；特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。
对于第一种方案，通常应用于板上芯片较多的情况。
这种方案可得到较好的ＳＩ性能，对于ＥＭＩ性能来说并不是很好，主要要通过走线及其他细节来控制。
主要注意：地层放在信号最密集的信号层的相连层，有利于吸收和抑制辐射；增大板面积，体现２０Ｈ规则。
对于第二种方案，通常应用于板上芯片密度足够低和芯片周围有足够面积（放置所要求的电源覆铜层）的场合。
此种方案ＰＣＢ的外层均为地层，中间两层均为信号／电源层。
信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低，也可通过外层地屏蔽内层信号辐射。
从ＥＭＩ控制的角度看，这是现有的最佳４层ＰＣＢ结构。
主要注意：中间两层信号、电源混合层间距要拉开，走线方向垂直，避免出现串扰；适当控制板面积，体现２０Ｈ规则；如果要控制走线阻抗，上述方案要非常小心地将走线布置在电源和接地铺铜岛的下边。
另外，电源或地层上的铺铜之间应尽可能地互连在一起，以确保ＤＣ和低频的连接性。
２．３ 六层板的叠层；
对于芯片密度较大、时钟频率较高的设计应考虑６层板的设计
推荐叠层方式：
２．３．１ ＳＩＧ－ＧＮＤ－ＳＩＧ－ＰＷＲ－ＧＮＤ－ＳＩＧ；
对于这种方案，这种叠层方案可得到较好的信号完整性，信号层与接地层相邻，电源层和接地层配对，每个走线层的阻抗都可较好控制，且两个地层都是能良好的吸收磁力线。
并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。
第 ２ 頁，共 ２ 頁
２．３．２ ＧＮＤ－ＳＩＧ－ＧＮＤ－ＰＷＲ－ＳＩＧ －ＧＮＤ；
对于这种方案，该种方案只适用于器件密度不是很高的情况，这种叠层具有上面叠层的所有优
点，并且这样顶层和底层的地平面比较完整，能作为一个较好的屏蔽层来使用。
需要注意的是电源
层要靠近非主元件面的那一层，因为底层的平面会更完整。
因此，ＥＭＩ性能要比第一种方案好。
小结：对于六层板的方案，电源层与地层之间的间距应尽量减小，以获得好的电源、地耦合。
但６２ｍｉｌ的板厚，层间距虽然得到减小，还是不容易把主电源与地层之间的间距控制得很小。
对比第一
种方案与第二种方案，第二种方案成本要大大增加。
因此，我们叠层时通常选择第一种方案。
设计
时，遵循２０Ｈ规则和镜像层规则设计
２．４ 八层板的叠层；
八层板通常使用下面三种叠层方式
２．４．１ 由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。
它的结构如
下：
１ Ｓｉｇｎａｌ １ 元件面、微带走线层
２ Ｓｉｇｎａｌ ２ 内部微带走线层，较好的走线层（Ｘ方向）
３ Ｇｒｏｕｎｄ
４ Ｓｉｇｎａｌ ３ 带状线走线层，较好的走线层（Ｙ方向）
５ Ｓｉｇｎａｌ ４ 带状线走线层
６ Ｐｏｗｅｒ
７ Ｓｉｇｎａｌ ５ 内部微带走线层
８ Ｓｉｇｎａｌ ６ 微带走线层
２．４．２ 是第三种叠层方式的变种，由于增加了参考层，具有较好的ＥＭＩ性能，各信号层的特性
阻抗可以很好的控制
１ Ｓｉｇｎａｌ １ 元件面、微带走线层，好的走线层
２ Ｇｒｏｕｎｄ 地层，较好的电磁波吸收能力
３ Ｓｉｇｎａｌ ２ 带状线走线层，好的走线层
４ Ｐｏｗｅｒ 电源层，与下面的地层构成优秀的电磁吸收
５ Ｇｒｏｕｎｄ 地层
６ Ｓｉｇｎａｌ ３ 带状线走线层，好的走线层
７ Ｐｏｗｅｒ 地层，具有较大的电源阻抗
８ Ｓｉｇｎａｌ ４ 微带走线层，好的走线层
２．４．３ 最佳叠层方式，由于多层地参考平面的使用具有非常好的地磁吸收能力。
１ Ｓｉｇｎａｌ １ 元件面、微带走线层，好的走线层
２ Ｇｒｏｕｎｄ 地层，较好的电磁波吸收能力
３ Ｓｉｇｎａｌ ２ 带状线走线层，好的走线层
４ Ｐｏｗｅｒ 电源层，与下面的地层构成优秀的电磁吸收
５ Ｇｒｏｕｎｄ 地层
６ Ｓｉｇｎａｌ ３ 带状线走线层，好的走线层
７ Ｇｒｏｕｎｄ 地层，较好的电磁波吸收能力
８ Ｓｉｇｎａｌ ４ 微带走线层，好的走线层
２．５ 小结
对于如何选择设计用几层板和用什么方式的叠层，要根据板上信号网络的数量，器件密度，
ＰＩＮ密度，信号的频率，板的大小等许多因素。
对于这些因素我们要综合考虑。
对于信号网络的数量
越多，器件密度越大，ＰＩＮ密度越大，信号的频率越高的设计应尽量采用多层板设计。
为得到好的
ＥＭＩ性能最好保证每个信号层都有自己的参考层。