2 第二章 MCS-51单片机的硬件结构
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
MC51单片机的硬件结构
种电信号，从而实现指令旳多种功能。
取指令
分析
执行
2.1 MCS - 51系列单片机旳基本构造
单片机是一种大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其他辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本构造框图如下：
VCC VS S
RAM地 址 寄存器
最终止果
原始数据
输入设备 与程序
数
中间成果/
据
最终成果
存储器 最终
成果
输出设备
程 序
控制器
计算机系统旳硬件构成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机旳构造框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
当A中1旳个数为奇数时， P =1； 当A中1旳个数为偶数时， P =0。
D0 P
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
PSW
P3
1、SP称为堆栈指针，8位寄存器
2、 SP用来存储堆栈栈顶旳地址。
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机旳内部构造
返回
DPTR RAM PC ROM
取指令
分析
执行
2.1 MCS - 51系列单片机旳基本构造
单片机是一种大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其他辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本构造框图如下：
VCC VS S
RAM地 址 寄存器
最终止果
原始数据
输入设备 与程序
数
中间成果/
据
最终成果
存储器 最终
成果
输出设备
程 序
控制器
计算机系统旳硬件构成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机旳构造框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
当A中1旳个数为奇数时， P =1； 当A中1旳个数为偶数时， P =0。
D0 P
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
PSW
P3
1、SP称为堆栈指针，8位寄存器
2、 SP用来存储堆栈栈顶旳地址。
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机旳内部构造
返回
DPTR RAM PC ROM
单片机-第二章MCS51单片机结构及原理
OC门
频率低于 12MHz
外时钟方式电路图
MCS-51 CPU时序
一、机器周期、状态、相位
· 一个机器周期包括6个S 状态S1～S6，每个S状态
分为2 (拍)个振荡周期（相位P1，相位P2）。 · 1个机器周期＝ 6个S状态＝12 (拍)个振荡周期 · 采用主频为 12MHz 振荡源，每个机器周期为1µ S
定时元件采用由石英晶体和电容组成并联谐振 电路。晶体和电容尽可能靠近单片机芯片。
振荡频率 1.2MHz~12MHz
19
电容通常 选择为 30PF 左右
XTAL1
C1 C2
晶 振
单 片 机
XTAL2
18
内时钟方式电路图
⑵ 控制信号 名称 功
PSEN
能
片外取指信号（片外程序存储器读）输出端 低电平有效。通过P0口读回指令或常数。
一、51单片机的管脚功能 1、按功能分类 I/O口线 控制口线 电 时 源 钟 P0 、 P1 、 P2 、 P3 共32条
PSEN、ALE、EA/VPP、RESET 共4条
Vcc、 Vss
共2条
XTAL1、 XTAL2 共2条
2、管脚的功能
（1）电源与时钟 Vcc：接+5V电源端 Vss：接地端 XTAL1：片内振荡电路输入端 XTAL2：片内振荡电路输出端 内时钟方式 时钟电路： 外时钟方式 在XTAL1、XTAL2上外接定时 内时钟方式： 元件，使其形成自激振荡器。
定时元件采用由石英晶体和电容组成并联谐振 电路。晶体和电容尽可能靠近单片机芯片。
振荡频率 1.2MHz~12MHz
19
电容通常 选择为 30PF 左右
XTAL1
C1 C2
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机硬件结构
第2章 MCS-51单片机的硬件结构
2.1 MCS-51单片机的结构和信号引脚
2.2 单片机的存储器
2.3 时钟电路与时序
2.4 复位电路
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
• 2.1 MCS-51单片机的结构和信号引脚 • 2.1.1 单片机内部结构框图
《单片机应用技术》教学课件
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
物理上分为：4个空间，即片内ROM、片外ROM
片内RAM、片外RAM 逻辑上分为: 3个空间， 即程序存储器（片内、外）统一编址 数据存储器（片内）
数据存储器（片外）
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
•
MCS-51单片机存储器结构
表2-1 P3口的第二功能
引 脚 P3.0 P3.1 P3.2 名 称 RXD TXD
INT0
INT1
功
能
串行数据接收（串行数据输入端） 串行数据发送（串行数据输出端） 外部中断0申请（低电平有效）
P3.3
P3.4 P3.5 P3.6 P3.7
外部中断1申请（低电平有效）
定时器/计数器0计数输入 定时器/计数器1计数输入 片外数据存储器写选通（低电平有效） 片外数据存储器读选通（低电平有效）
T0 T1
WR
RD
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
P1 .7 P1 .6 P1 .5 P1 .4 P1 .3 P1 .2 P1 .1 P1 .0 8051 P2 .7 P2 .6 P2 .5 P2 .4 P2 .3 P2 .2 P2 .1 P2 .0 P0 .7 P0 .6 P0 .5 P0 .4 P0 .3 P0 .2 P0 .1 P0 .0 ALE A1 5 A1 4 A1 3 A1 2 A1 1 A1 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
2.1 MCS-51单片机的结构和信号引脚
2.2 单片机的存储器
2.3 时钟电路与时序
2.4 复位电路
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
• 2.1 MCS-51单片机的结构和信号引脚 • 2.1.1 单片机内部结构框图
《单片机应用技术》教学课件
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
物理上分为：4个空间，即片内ROM、片外ROM
片内RAM、片外RAM 逻辑上分为: 3个空间， 即程序存储器（片内、外）统一编址 数据存储器（片内）
数据存储器（片外）
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
•
MCS-51单片机存储器结构
表2-1 P3口的第二功能
引 脚 P3.0 P3.1 P3.2 名 称 RXD TXD
INT0
INT1
功
能
串行数据接收（串行数据输入端） 串行数据发送（串行数据输出端） 外部中断0申请（低电平有效）
P3.3
P3.4 P3.5 P3.6 P3.7
外部中断1申请（低电平有效）
定时器/计数器0计数输入 定时器/计数器1计数输入 片外数据存储器写选通（低电平有效） 片外数据存储器读选通（低电平有效）
T0 T1
WR
RD
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
P1 .7 P1 .6 P1 .5 P1 .4 P1 .3 P1 .2 P1 .1 P1 .0 8051 P2 .7 P2 .6 P2 .5 P2 .4 P2 .3 P2 .2 P2 .1 P2 .0 P0 .7 P0 .6 P0 .5 P0 .4 P0 .3 P0 .2 P0 .1 P0 .0 ALE A1 5 A1 4 A1 3 A1 2 A1 1 A1 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章 单片机的硬件结构与工作时序
本章介绍MCS-51单片机的硬件结 构。通过本章的学习,要达到对MCS51单片机的硬件结构要有较为全面 的了解,并熟悉MCS-51单片机为我们 提供的硬件资源,为以后的应用打下 良好的基础。
第2章 单片机的硬件结构与工作时序
§2.1 MCS—51单片机的基本组成
第2章 单片机的硬件结构与工作时序
2.4.2 MCS－51的内部数据存储器
MCS—5l的 片内数据存储器 （RAM）单元共 有128个，字节地 址为00H～7FH。 MCS－51对其内 部RAM有很丰富 的操作指令，从 而使得用户在设 计程序时非常方 便。
第2章 单片机的硬件结构与工作时序
2.4.3 特殊功能寄存器（SFR）
第2章 单片机的硬件结构与工作时序
2.4.5 MCS－51的外部数据存储器
MCS—51单片机内部有128 B的RAM作为数据存储器， 当 这 128 B 的 RAM 不 够 用 时 ， 则 需 要 外 扩 数 据 存 储 器 ， MCS—51最多可外扩64 KB的RAM或I／O，这对很多应用场 合已足够用。
89C2051
第2章 单片机的硬件结构与工作时序
2.2.3 I／O引脚
（l）PO口：双向 8位三态I／O 口，此口为地址总线（低 8位） 及数据总线分时复用口，可驱动8 个LS型TTL负载。 （2）P1口：8位准双向I／O口， 可驱动 4个 LS型 TTL负载。 （3）P2口：8位准双向I／O口， 与地址总线（高 8位）复用，可 驱动 4个 LS型TTL负载。 （4）P3口：8位准双向I／O口， 双功能复用口、可驱动 4个 LS型 TTL负载。
第2章 单片机的硬件结构与工作时序
1．算术逻辑运算单元ALU
ALU的功能十分强，它不仅可对8位变量进行逻辑与、或、异或、循环、 求补和清零等基本操作，还可以进行加、减、乘、除等基本算术运算。 MCS－5l的ALU还具有位处理操作功能，它可对位（bit）变量进行位处理， 如置位、清零、求补、测试转移及逻辑与、或等操作。
第2章 单片机的硬件结构与工作时序
MCS—51中各类存储器的结构图
第2章 单片机的硬件结构与工作时序
§2.5 并行I/O端口
MCS－51单片机共有4个双向的8位并行I/O端 口（Port），分别记作P0～P3，共有32根口线，端 口的每一位均由锁存器、输出驱动器和输入缓冲器所 组成。P0～P3的端口寄存器属于特殊功能寄存器之 列。这4个端口除了按字节寻址以外，还可以按位寻 址。由于它们在结构上有一些差异，故各端口的性质 和功能有一些差异。
第2章 单片机的硬件结构与工作时序
SFR特殊功能寄存器地址表
第2章 单片机的硬件结构与工作时序
第2章 单片机的硬件结构与工作时序
表2－3 SFR的名 称及其分布
2. 特殊功能寄存器SFR
占用字节地址：80H～FFH
位寻址寄存器： 其字节地址可被8整除。 专用寄存器： A、B、PSW、DPTR、SP I/O接口寄存器： P0、P1、P2、P3、SBUF、 TMOD、TCON、SCON
MCS—51中的CPU对各种功能部件的控制是采 用 特 殊 功 能 寄 存 器 （ Special Function Register，SFR）的集中控制方式。SFR实质上是 一些具有特殊功能的片内RAM单元，字节地址范 围为80H～FFH。 特殊功能寄存器的总数为26个，离散地分布 在该区域中，其中有些SFR还可以进行位寻址。 表2－3是SFR的名称及其分布。
§2.2 MCS－51的引脚及功能
第2章 单片机的硬件结构与工作时序
第2章 单片机的硬件结构与工作时序
80C51的引脚封装
总线型
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 RST P3.0/RXD P3.1/TXD XTAL2 XTAL1 P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 GND
1．程序计数器PC（Prosram Counteo）
程序计数器PC是控制器中最基本的寄存器，是一个独立的计数器，存放着 下一条要执行的指令在程序存储器中的地址。
2．指令寄存器IR、指令译码器及控制逻辑电路ቤተ መጻሕፍቲ ባይዱ
指令寄存器IR是用来存放指令操作码。IR的输出送指令译码器；然后对该 指令进行译码，译码结果送定时控制逻辑电路。
第2章 单片机的硬件结构与工作时序
2.3.2 控制器
功能：控制器是单片机的指挥控制部件，控制器的主要任务是:识别指令，
并根据指令的性质控制单片机各功能部件，从而保证单片机各部分能自动而协 调地工作。
组成： 控制器主要包括程序计数器、程序地址寄存器、指令寄存器IR、指
令译码器、条件转移逻辑电路及时序控制逻辑电路。
第2章 单片机的硬件结构与工作时序
§2. 3 MCS－51的CPU
MCS—51 的CPU是 由运算器 和控制器 构成的。
2.3.1 运算运算器
运算运算器主要用来对操作数进行算术、逻辑运算和位操作的。主要 包括算术逻辑运算单元ALU、累加器A、位处理器、程序状态字寄存器PSW 以及BCD码修正电路等器
非总线型
1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 VCC P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1/AIN1 P1.0/AIN0 P3.7
80C51/89C51
注：类似的还有Philips公司的 87LPC64，20引脚 8XC748/750/（751），24引脚 8X749（752），28引脚 8XC754，28引脚 等等
第2章 单片机的硬件结构与工作时序
第2章 单片机的硬件结构与工作时序
（2）程序存储器的某些单元被固定用于各中断源 的中断服务程序的入口地址。
MCS—51复位后，程序存储器PC的内容为0000H，故系统 必须从0000H单元开始取指令，执行程序。程序存储器中的 0000H地址是系统程序的启动地址。一般在该单元存放一条绝 对跳转指令，跳向主程序的入口地址。
2．累加器A
累加器A是1个8位的累加器，是CPU中使用最频繁的1个寄存器，也可 写为Acc。累加器的作用是： （1）累加器 A是ALU单元的输入之一，因而是数据处理源之一。但它又 是ALU运算结果的存放单元。 （2）CPU中的数据传送大多都通过累加器 A，故累加器 A又相当于数据 的中转站。由于数据传送大多都通过累加器A，故累加器容易产生“堵塞” 现象，即累加器结构所具有的“瓶颈”现象。
2.1.1 单片机的典型结构
第2章 单片机的硬件结构与工作时序
第2章 单片机的硬件结构与工作时序
2 .1 .2 MCS－51单片机的片内结构
按功能划分，它由如下功能部件组成： （l）微处理器（CPU）。 （2）数据存储器（RAM）。 （3）程序存储器（ROM／EPROM），8031没有此部件。 （4）4个8位并行I／O口（PO口、P1口、P2口、P3口）。 （5）l个串行口。 （6）2个16位定时器／计数器。 （7）中断系统(5个)。 （8）特殊功能寄存器（SFR）(21个)。 上述各功能部件都是通过片内单一总线连接而成（见图2－1），其基本结构依旧是CPU加上外围芯片的传统结构模式。
第2章 单片机的硬件结构与工作时序
一些常用的特殊功能寄存器
1．堆栈指针SP 2．数据指针DPTR 3．I／O端口 P0～P3 4．寄存器B 5．串行数据缓冲器 SBUF 6．定时器／计数器(T0，T1)
第2章 单片机的硬件结构与工作时序
2.4.4 位地址空间
MCS－51有一个功能很强的位处理器，指令系 统中有着丰富的位操作指令（将在第3章中详细介 绍），这些指令构成了位处理机的指令集。在RAM 和SFR中共有211个寻址位的位地址，位地址范围为 00H～FFH，其中00H～7FH这128个位处于内部RAM 字节地址20H～2FH单元中，如表2—3所示(P24)。 其余的83个可寻址位分布在特殊功能寄存器SFR中， 如表2－4所示(P24) 。
第2章 单片机的硬件结构与工作时序
第2章 单片机的硬件结构与工作时序
2.5.1 P0端口
1 . P0口电路组成
P0口的字节地址为80H，位地址 为80H～87H。P0口的各位口线具有完 全相同但又相互独立的逻辑电路。P0 口某一位的电路包括：
第2章 单片机的硬件结构与工作时序
3．程序状态字寄存器PSW
PSW中的各个位的功能如下： （1）Cy（PSW．7）进位标志位：Cy也可写为C。 （2）Ac（PSW．6）辅助进位标志位： （3）F0（PSW．5）标志位： （4）RS1、RS0（PSW．4、PSW．3） （5）OV（PSW．2）溢出标志位： （6）PSW．1位：保留位，未用。 （7）P（PSW．0）奇偶标志位：
第2章 单片机的硬件结构与工作时序
对图2－1中的各功能部件作以介绍： 1．CPU（微处理器） 2．数据存储器（RAM） 3．程序存储器（ROM／EPROM） 4．中断系统 5．定时器／计数器 6．串行口 7 . I／O端口 8．特殊功能寄存器（SFR）